AMD旗下EPYC 9006X（即Venice-X）处理器将于2027年下半年正式推出，将3D V-Cache技术与高频Zen 6核心融为一体。
高达96个“Zen 6”核心、1152 MB的3D V-Cache加持三级缓存——这就是AMD EPYC Venice-X处理器将要带来的规格。据AMD介绍，EPYC 9006X“Venice-X”处理器将面向技术计算与高性能计算（HPC）领域。其大缓存的架构设计，将使其成为对内存敏感型工作负载的首选。
微软（Microsoft）此前已透露了AMD Venice-X处理器的相关信息，该芯片将于明年部署在其Azure HXv2实例中。这些处理器将基于经典Zen 6核心，最高提供96个核心、192个线程；双路平台最高可提供192个“Zen 6”核心、384个线程，主频超过5 GHz（最高5.30 GHz），每核心可寻址缓存增加50%——这是因为3D V-Cache堆栈位于Zen 6核心下方，从而提升了技术计算与高性能计算能力。
这些处理器将配备高达1152 MB的三级缓存。由于共有八个经V-Cache加持的CCD，每颗芯片将在Zen 6 CCD之上堆叠96 MB的3D V-Cache，而每个CCD本身则集成48 MB三级缓存。合计下来，CCD贡献384 MB，3D V-Cache芯片贡献768 MB。
尽管AMD并未改变其3D V-Cache芯片的设计方法——依然采用3D混合键合技术，相比微凸块3D封装实现超过3倍的互连能效和超过15倍的互连密度——但该公司仍将其称为“迄今最佳的3D V-Cache”。
Venice-X处理器将同时支持DDR5-8000以及业界最快的MRDIMM，在SP7平台上通过16个通道实现高达12,800 MT/s的速率。该平台还将提供多达96条PCIe Gen6通道，每插槽内存带宽最高可达1638 GB/s。
AMD并未公布具体数字，但已确认3D V-Cache有助于提升西门子（Siemens）和新思科技（Synopsys）等主要合作伙伴的EDA工作负载表现。自EPYC处理器引入3D V-Cache以来，该公司已在EDA领域看到3D V-Cache与高主频芯片的大规模部署。
原因在于，3D V-Cache在EDA仿真中带来了显著收益，每核心IPC均有提升。AMD EPYC Venice-X处理器预计将于2027年下半年推出，与Verano“EPYC 9006 LP”产品线同步登场。AMD EPYC Venice-X处理器将于2027年下半年上市，届时将为技术计算与高性能计算领域带来重大提升。通过将高频Zen 6核心与大幅扩容的3D V-Cache以及高带宽SP7平台相结合，这些芯片有望为EDA仿真等内存敏感型工作负载带来强劲增益，同时为微软等云服务商提供一条清晰的路径，以构建密度更高、性能更强的Azure实例。
