英特尔（Intel）前首席执行官再次抨击HBM是一种有缺陷的内存架构，尽管它堪称“我们目前拥有的最好方案”。与此同时，作为持续的生产重心向HBM倾斜、挤压普通DRAM产能的直接后果，南亚科技（Nanya）刚刚重申，DRAM短缺将持续至2028年初。
继7月将HBM称为“糟糕”的解决方案后，英特尔前首席执行官帕特·基辛格（Pat Gelsinger）刚刚再次加倍批评。
英特尔前掌门人刚刚在接受a16Z的一次广泛采访中，对高带宽内存（HBM）方案发出了严厉批评，他指出：“HBM是一种丑陋的内存。那只是我们目前拥有的最好方案。……它是一种糟糕的内存。你知道，我面临糟糕的位密度。我受限于海岸线带宽、功耗问题、散热问题。DRAM不喜欢高温。把所有东西集中在一个点上。……对于AI这种内存计算工作负载来说，它很糟糕。”
为那些可能不了解的人解释一下，PHY（物理层接口）——GPU/ASIC核心逻辑与HBM堆栈之间的物理转换器——是海岸线带宽问题的主要驱动因素，这本质上是由计算芯片有限的周长——即“海岸线”——造成的物理和架构瓶颈。
HBM是一种“宽而慢”的架构，需要数量庞大的并行连接。例如，HBM3/3E的位宽为1,024位，而HBM4将位宽提升至2,048位。因此，单个HBM接口拥有大量物理连接/引脚（微凸块）也就不足为奇了，而PHY包含每个引脚的驱动器、接收器和布线逻辑。
因此，PHY在计算芯片的边缘（海岸线）占据了一大块坚硬的长方形硅片。正是这个周长限制了芯片旁边可放置的HBM堆栈数量。此外，计算芯片通常只有两条边可以分配给HBM，其余两条边通常保留给系统I/O，进一步加剧了海岸线带宽问题。
仿佛这一限制还不够，PHY还会产生热热点，可能大幅降低HBM效率。例如，根据韩国科学技术院（KAIST）的热分析，在内存利用率较低时，GPU核心主导热量产生；但一旦HBM功耗超过约30瓦，HBM PHY自身产生的热量就成为内存热应力的主要来源。
最后，鉴于HBM堆栈中的单个DRAM裸片必须通过大量硅通孔（TSV）连接，这减少了单个裸片上可放置的存储单元数量，因此每个DRAM裸片的位密度大幅降低，即便整个堆栈累计起来在每平方毫米基础上提供了更高的密度。
请注意，帕特·基辛格在7月就曾对HBM发表过类似的贬损言论，当时他在RAISE峰会上指出HBM是一种“糟糕”的内存：“我们听说过HBM，高带宽内存。而HBM是一种糟糕的内存。我知道我的内存界朋友们即将登台，说他们的宝贝丑可能不是结交朋友和影响他人的最佳方式。但它确实是一种糟糕的内存。”
与此同时，我们已经知道，HBM消耗的晶圆大约是同等尺寸普通DRAM的3倍。这导致了普通DRAM的长期供应短缺，而南亚科技刚刚加入了这一合唱，在最近的财报电话会议上指出，AI正在给更广泛的内存领域带来结构性变化，由此产生的DRAM短缺可能持续至2028年初。
