又一周过去，又传来一则轶事，讲述中国长鑫存储（CXMT）如何凭借其新获得的技术实力，向所谓的存储三巨头——三星（Samsung）、SK海力士（SK hynix）和美光（Micron）——发起挑战。
即便如此，最新这则轶事在格局上仍相当雄心勃勃，勾勒出长鑫存储正准备在下一代4F²存储单元架构上领先三星约2年。
长鑫存储眼下正力争在2026年底前推出一款面向服务器的存储产品，采用全新的存储单元架构，而三星打算到2028年才基于这一新架构生产存储产品。
具体来说，长鑫存储总裁曹堪宇博士（Dr. Cao Kanyu）近日在上海举行的第四届集成芯片与芯粒大会上发表演讲，讨论了长鑫存储在下一代4F² DRAM架构上的进展，以及混合键合等其他创新技术。
在演讲中，曹堪宇博士宣布，长鑫存储将在2026年底前推出一款基于4F²存储单元架构的DDR5 RDIMM产品，比三星推出该架构的路线图领先约两年。
为便于不了解的读者理解，寄存式双列直插内存模块（RDIMM）充当硬件缓冲，将来自CPU的信号精确保持一个时钟周期，然后再传送到存储芯片，从而降低电气负载，使服务器运营商能在单块主板上插入更多高容量内存条。
与此同时，4F²工艺是一种下一代存储单元架构，单个存储单元（一个晶体管和一个电容器）的组件是垂直堆叠而非水平排列。这一设计转变将单个存储单元的表面积缩减为一个完美的正方形，其尺寸为最小特征尺寸平方的4倍（4 × F²），并且恰好由2条位线和2条字线组成。请注意，位线和字线是用于操作每个存储单元内晶体管的互连结构。仅仅通过将结构改为4F²，DRAM制造商就能将每块集成电路的单元密度提高30%至50%。
长鑫存储已启动G5的量产，这是一个值得注意的里程碑，标志着其制造工艺转向以SAQP为关键环节。可以预见，在迈向单片3D DRAM之前，向G6节点的过渡将是G5的自然延续。
当然，长鑫存储探索这项技术已有数年，早在2021年就发表了首篇关于4F²架构的论文。此外，从6F²转向4F²架构，长鑫存储将能在相同特征尺寸下将存储单元面积缩减约33%，这就需要新型晶体管。即便如此，长鑫存储的初步实现很可能是在其新的15纳米G5 DRAM工艺上对4F²架构的部分衍生应用。
此外，为克服工艺微缩限制，长鑫存储目前显然正在使用高K金属栅（HKMG）技术，该技术用氧化铪（HfO₂）等材料取代旧的硅基绝缘体，不仅能抑制电流泄漏及随之而来的废热能，还能提升能效并为更高速度铺平道路，因为晶体管翻转状态的速度远快于多晶硅栅极所能达到的水平。长鑫存储目前显然正将该技术应用于其G4 DRAM制造工艺——外界普遍认为该工艺处于1z节点——以及LPDDR5X产品。
请注意，长鑫存储目前正大举扩产，到今年年底将达到每月30万片晶圆的规模——通过三座300毫米DRAM晶圆厂，每座产能约每月10万片晶圆。到2026年底，它还将拥有约每月5万片晶圆的HBM专用产能。
此外，这家存储制造商目前正在上海和合肥建设两座新晶圆厂，这将使其产能提升至每月60万片晶圆。事实上，长鑫存储目前正朝着2030年前在量产规模上超越美光的目标迈进。
在其他方面，三星可能会在其B1b工艺——其首个亚10纳米DRAM制造工艺，并正式更名为D0a——上引入4F²架构，届时存储单元与周围的驱动电路（称为peri）将在不同晶圆上制造，然后通过晶圆对晶圆混合键合连接在一起，从而将存储单元堆叠在peri之上。由于混合键合相当昂贵，有理由推测三星将为下一代DRAM定下令人咋舌的高价。
