安森美（Onsemi）的EPP（嵌入式电源平台）旨在利用硅晶圆，打造更高效、功率密度更高的芯片。随着功率需求不断增长，安森美正致力于推进其EPP解决方案，让半导体更高效、更密集。
目前，芯片内的电源模块被放置在PCB（印刷电路板）之中，但随着更先进的封装方案不断涌现，我们已经看到电源系统被嵌入封装基板之内。英特尔（Intel）的EMIB就是一个例子，它通过硅通孔（TSV）绕开嵌入式封装为芯片供电，而EMIB-T则更进一步，直接让电力穿过嵌入的裸片。
EPP重新定义了封装——它不再是被动的外壳，而是系统性能的主动贡献者。通过将硅晶圆本身用作封装，EPP能够在高度集成的晶圆级架构中，无缝集成并互连硅、碳化硅（SiC）和氮化镓（GaN）技术。包括场效应晶体管（FET）、驱动器和控制器在内的多种器件，可以嵌入同一封装之中，并就电气、热学和机械性能进行协同优化。
这实现了完整的电源系统协同设计，让电气、热学和机械特性从第一天起就能被一并评估和优化。其结果是更高的功率密度、更优的系统性能、更低的开发复杂度，以及更快的上市速度。
凭借EPP，安森美采取了略有不同的路径——该公司计划将12英寸硅晶圆用作封装基板。这项技术不依赖传统PCB作为基板。
EPP用一套可协同设计、协同仿真、协同优化的通用平台，取代了那种串行模式。这一方案旨在帮助客户：
电动汽车应用：电动汽车牵引逆变器往往受制于效率损耗、散热限制、开发复杂度和系统体积。EPP可应对这些挑战——相比传统方案，其功率密度最高提升4倍，功率损耗降低15%，从而支持更小、更轻、更高效的逆变器设计。其可扩展架构支持单一逆变器平台覆盖从低端到高端的整车应用，让车企能够在多个车型和功率等级上复用同一设计。这一方案可以降低研发和制造成本，加速验证与开发周期，提升续航里程或降低系统成本，并帮助新车型项目更快推向市场。
实现3至5倍更高的功率密度（视应用而定）
将开发周期缩短至最短4个月
改善热性能和散热能力
通过更低的寄生电感减少电气损耗
实现更强的器件控制和更高的开关频率
更早识别设计取舍，减少代价高昂的后期变更
在功率等级、器件类型、应用和半导体技术之间扩展通用架构
AI基础设施应用：随着AI机架功率不断攀升，必须有更多空间和散热能力分配给输送、转换和保护电力的系统。这会限制单个机架能容纳的算力规模。在一项基于EPP的早期固态断路器设计中，该方案比现有设计体积缩小约50%，温度降低20%。通过减少封装开销，并利用完整的EPP占位面积来导热，EPP能够支持更紧凑的电源系统、改善热管理，并在AI基础设施中实现更高的功率密度。
随后，EPP会将各种功率半导体置于硅晶圆之内，包括硅（Si）、碳化硅（SiC）和氮化镓（GaN）。此外，EPP还能将各种驱动器和控制器容纳在晶圆之中。
安森美声称，EPP方法不仅让芯片内的电源系统更小、更高效，还能提升功率密度。
借助EPP，芯片可实现最高3至5倍的功率密度增益。芯片与基板之间更短的连接，减少了电流流动和电压波动造成的功率损耗。散热是EPP领先传统方法的另一个领域，因为使用硅晶圆带来了更好的热特性。
在应用方面，据说安森美的EPP将在面向AI数据中心和电动汽车（EV）的芯片中发挥关键作用。为此，安森美已公布斯巴鲁（Subaru）为其EPP项目的早期合作伙伴之一。斯巴鲁将在其即将推出的电动汽车中采用EPP，并将从安森美获得EPP工程样品和仿真模型。
在数据中心，EPP将用于固态断路器，因为它们可将产品体积缩小最多50%，并将温度降低20%。EPP的其他合作伙伴预计将在今年内公布，面向关键客户的更广泛送样预计将在今年晚些时候展开。
