中国科学院（CAS）近日公布了一项突破性的晶体管架构，理论上可从中国的深紫外（DUV）光刻机中释放出类3nm的性能。
尽管美国出口管制持续将中国限制在较老的深紫外光刻技术范围内，但这个亚洲大国一直在利用创新技术从这些老式机器中榨取最大限度的潜力，而中国科学院或许刚刚开辟出一条通往类3nm性能的可行路径——尽管受制于中段制程（MEOL）的现实约束——其途径是开发新型环绕栅极（GAA）晶体管。
中国科学院（CAS）开发出新型环绕栅极（GAA）晶体管，开关比超过50万，解锁了等效3nm的性能。中国科学院刚刚公布了一种突破性的晶体管架构，理论上可从中国的深紫外光刻机中解锁类3nm性能。供可能不了解的读者参考：晶体管是微小的电子开关，以极快的速度接通和断开电流，模拟构成计算基础的二进制1和0。一颗典型芯片包含数十亿个这样的晶体管。
较老的鳍式场效应晶体管（FinFET）通常呈鳍状凸起。而环绕栅极晶体管则包裹住给定的导电沟道，对电流的控制能力要好得多。可以把这些晶体管想象成用整只手攥住水管，而不是只用两根手指捏着。
中国科学院现已开发出开关比超过50万的环绕栅极晶体管，这意味着开关接通时流过的电流量是断开时的50万倍，展现出优异的电学控制能力，几乎消除了漏电流。
更重要的是，中国科学院声称这些晶体管是用深紫外光刻机制造的。通常情况下，深紫外光刻发出的光不足以印制3nm级别的电路。即便如此，多重曝光——即重复蚀刻步骤以实现逐步更精细的电路——以及浸没式深紫外光刻——利用超纯水放大激光分辨率——可用于印制7nm级别的电路。然而，中国科学院现在声称其新型晶体管解锁了一条通往等效3nm性能的路径。
在芯片制造中，前段制程（FEOL）负责晶体管的创建。鉴于中国科学院这些新型环绕栅极晶体管出色的电学控制能力，有可能放宽鳍间距——即让晶体管之间的间距稍微宽松一些，同时实现与更密集的鳍式场效应晶体管架构相同的性能。
中段制程（MEOL）负责处理将每个晶体管连接到更广泛电路的金属互连，需要蚀刻非常精确的沟槽或孔洞并填入金属。后段制程（BEOL）则负责处理所有将芯片各部分连接在一起的上层金属布线层。其中，M0是最底层的金属层，也是最难制造的，尤其是因为它最精细且最靠近晶体管。据半导体专家“aog T”称，“中段制程接触沟槽/孔洞和后段制程M0”是中芯国际面临的两个最持久的挑战，尤其是因为这些工艺无法从环绕栅极晶体管本身的改进中受益。此外，就连多晶硅栅极间距——即栅极之间的间距——也由中段制程的复杂度决定。
即便如此，一旦能够放宽鳍间距，中芯国际就可以通过从5轨M0缩小到4轨M0来减小逻辑单元高度，解锁“G57H198”或“G54H198”逻辑单元（密度约为137.8 MTr/mm²），大致相当于台积电5nm节点所提供的密度。基本上，中芯国际可以通过使用新型环绕栅极晶体管并缩短逻辑单元来更密集地布局，即使其中段和早期布线层仍然面临困难，也有可能解锁等效5nm的性能。
当然，华为和中芯国际同时在推进其他架构改进。正如我们今天早些时候所指出的，华为刚刚预告了其下一代昇腾960芯片，利用逻辑折叠技术将昇腾960的发布节奏从2027年第三季度加速到2027年第一季度。供可能不了解的读者参考：逻辑折叠将逻辑电路垂直堆叠，即使单个电路的晶体管密度可能不高，也能提高计算密度。这种方法还缩短了信号路径，并利用精细间距的垂直互连（可达微米级），使独立的活跃硅层在功能上作为一个单片单元运行。
