半导体行业已达成共识：通过HBM路径解锁增量AI算力的方式正陷入瓶颈，尤其是将硅晶圆转化为HBM堆栈所能获得的有效容量远低于普通DRAM，这促使业界开始探索纯SRAM解码、LPDDR内的存内处理（PIM）、CXL池化以及3D DRAM等技术路线。当然，目前被视为某种“灵丹妙药”的是3D DRAM架构，这从AMD（超威）近期承认其实测能效惊艳中便可见一斑。即便如此，重重棘手的障碍依然阻挠着这项前景广阔的技术走向商业化。
AMD（超威）刚刚强调了可行的3D DRAM架构——辅以混合键合技术——所能带来的惊人能效提升。AMD表示，采用混合键合的3D DRAM在能效上比使用微凸点的HBM高17倍。
据AMD称，采用混合键合的3D DRAM能效比传统HBM堆栈最高可提升17倍。当然，AMD有资格发表如此大胆的言论。毕竟，AMD已推出其3D V-Cache处理器，该处理器利用一种封装技术，将额外缓存垂直堆叠于处理器之上，显著提升游戏与计算性能——这与传统将缓存层级平铺于同一硅片上、与计算核心并排的布局截然不同。
尽管如此，将3D堆叠技术应用于DRAM仍存在一系列独特挑战。在深入探讨之前，为便于不熟悉这些概念的读者理解，我们先简要回顾一下相关术语的含义。
HBM（高带宽内存）将多个DRAM芯片垂直堆叠，通过硅通孔（TSV）实现垂直层间的数据传输。该堆栈置于XPU旁，位于HBM最底层基片内的PHY负责与XPU之间进行数据传输。
3D DRAM则将DRAM芯片直接垂直堆叠于XPU之上，从而消除了PHY主导的瓶颈。此外，这些垂直堆栈之间以及堆栈与XPU之间通过混合键合技术连接。
微凸点是传统HBM中用于连接堆叠DRAM层的微型物理焊球（通常由锡银合金制成）。由于须熔化焊料以固定连接，硅层间便产生了物理间隙，需用液态塑料粘合剂（底部填充胶）填充，由此引发寄生电阻，限制了连接布线的精密程度，并造成热量积聚。
而混合键合则是一种无凸点封装技术：将硅晶圆抛光至原子级平整，使裸露的铜互连焊盘与薄绝缘介电层（通常是氧化硅或氮化碳）齐平嵌入。当两个介电层在室温下接触，即会在分子层面融合。随后进行热处理，使铜原子膨胀并直接相互键合（即Cu-Cu键合）。
然而，3D DRAM架构面临多重挑战。混合键合热处理阶段可能产生的高温会导致DRAM刷新劣化，因为DRAM单元的电荷保持能力会随之下降。此外，该技术要求原子级的表面平整度，一个仅几纳米大小的杂散颗粒便可能破坏铜与铜之间的键合。
即便如此，只要我们能够攻克热耐受性问题——正如d-Matrix（迪马特里克斯）公司将存储层堆叠于XPU下方以规避热影响的方案——并打造出极为严苛的洁净室环境，3D DRAM技术便有望较快成为现实，最终实现AMD所描绘的理想图景。
