长鑫存储（CXMT）可能在迈向1a DRAM制程及更先进节点的道路上取得了迄今最大的飞跃——通过在DRAM晶体管中成功应用一种可抑制漏电流的先进材料，为其DRAM制造工艺向更先进节点过渡铺平了道路。
长鑫存储现已在自家DRAM晶体管中采用高介电常数金属栅极（High-k Metal Gate，HKMG）技术
随着元器件微缩至纳米尺度，传统的二氧化硅（SiO₂）绝缘层往往会失效——它们变得过薄，导致电流直接通过量子隧穿效应泄漏出去。
为了克服这一制程微缩瓶颈，长鑫存储目前显然采用了高介电常数金属栅极（HKMG）技术，用氧化铪（HfO₂）等材料取代了传统的硅基绝缘层。可能有些读者不了解，这里的“k”代表介电常数，即材料的电绝缘能力。由于铪的“k”值远高于二氧化硅，这使得DRAM制程得以更激进地微缩，因为可在相同电压下存储更多电荷。
HKMG技术还用定制金属叠层取代了传统的多晶硅栅极电极，消除了被称为“多晶硅耗尽效应”的降低效率的电气死区。
我们知道，DRAM阵列由数十亿个微小的单元组成，每个单元包含一个晶体管（开关）和一个电容器（存储电荷的容器）。HKMG技术不仅能抑制漏电流及随之而来的热能耗散，还能提升能效并为其迈向更高速度铺平道路——因为晶体管的状态翻转速度远快于多晶硅栅极所能实现的速度。
由于长鑫存储目前显然正将这项技术应用于其G4世代DRAM制造工艺（业界普遍认为该工艺处于1z节点）以及LPDDR5X产品，因此可以合理推断，该公司即将迈入更先进的1a节点。考虑到长鑫存储已在开发下一代15nm G5世代DRAM制造工艺这一事实，这一判断更加可信。
值得注意的是，这家中国DRAM巨头据称正处于HBM2E的风险量产阶段——这是第三代高带宽内存（HBM），采用的是其18nm G3世代DRAM工艺。同时，该公司也正在其G4工艺上进行HBM3的样品送样。此外，长鑫存储的DDR6存储芯片已完成研发验证阶段，距离大规模量产更近一步。
为对抗长鑫存储的攻势，存储领域的“三大巨头”——三星（Samsung）、SK海力士（SK hynix）和美光（Micron）——正纷纷转向下一代10nm以下的D0a节点，同时瞄准3D DRAM（单元垂直堆叠技术）和4F²工艺。4F²是一种下一代存储单元架构，其中单个存储单元的组件（一个晶体管和一个电容器）采用垂直堆叠而非水平排列。这种设计变革将单个存储单元的表面占用面积缩小为一个正方形，其面积为最小特征尺寸平方的4倍（4 × F²），且恰好由2条位线和2条字线构成。需要注意的是，位线和字线是用于操控每个存储单元内晶体管的互连结构。
长鑫存储产能激增
长鑫存储当前正积极扩充产能，计划到今年年底达到每月30万片晶圆，而目前其产能仅为每月约20万片晶圆。该公司还将拥有约每月5万片晶圆的HBM专项产能。
此外，这家存储制造商目前正在上海和合肥建设两座新晶圆厂，预计将把其产能提升至每月60万片晶圆。事实上，长鑫存储如今有望在2030年前在量产规模上超越美光。
有意思的是，长鑫存储的产能预计将在2026年至2031年间每年增长约10万片晶圆/月，届时其总产能将达到惊人的每月80万片晶圆！
