SK海力士（SK Hynix）正借助英特尔（Intel）的EMIB等先进封装技术来打造其下一代高带宽内存（HBM）解决方案，这些方案最终将迈入3D封装阶段。
在Hot Chips 2026大会上，李在植（Jaesik Lee），SK海力士封装工程副总裁，发表了题为“高带宽内存的先进封装”的简报，阐述了公司计划如何利用先进封装技术来加速其HBM路线图的推进。
SK海力士首先介绍了当前HBM的构建方式。HBM结构采用3D堆叠架构，通过硅通孔（TSV）将多个核心芯片（DRAM IC）与基底芯片相连。HBM目前最大堆叠高度可达16层，即16-Hi堆叠。
每个rank包含4层芯片，一个16-Hi堆叠则包含4个rank。每层芯片有4个通道，共集成16个bank.HBM与GPU是独立的芯片，但通过2.5D封装共同安装在同一个硅中介层上。每个HBM模块还通过硅中介层包含1024个I/O接口，共16个通道，通过物理层（PHY）将HBM堆叠与XPU连接起来。
HBM作为一种DRAM解决方案之所以重要，是因为它节省了空间、功耗和运营成本。典型的GDDR6方案可提供24 GB容量和768 GB/s带宽，而采用四堆叠的HBM3E方案在节省多达一半空间的同时，可提供高达144 GB容量和4 TB/s带宽。
SK海力士当前的路线图将HBM4作为顶级产品，其DRAM密度高达24 Gb，容量可达36 GB，总I/O位数为2048，I/O速度最高8 Gbps，带宽达2048 GB/s。
HBM4的封装高度和尺寸都有所增加，其集成的TSV和微凸点数量也多于HBM3E。具体成果如下：
带宽超过2 TB/s
能效提升超过40%
热阻较HBM3E改善14%以上
容量最高48 GB（12-Hi已量产，16-Hi正在认证中）
Z轴高度775微米，尺寸12.8x11平方毫米
16,148个基底微凸点
TSV数量超过2万个
目前主要有两种HBM封装技术：热压键合+非导电薄膜（TC+NCF）和批量回流+模塑底部填充（MR+MUF）。TC+NCF能更好地抵御芯片翘曲问题，但热阻较高且生产率较低。MR+MUF生产率更高、热阻更低，但更容易受到芯片翘曲的影响，且在间隙填充方面存在不足。
SK海力士还展示了其HBM工艺流程，涵盖从晶圆厂到客户系统的六个关键阶段。
SK海力士在其HBM封装中集成了四项关键技术，包括：
硅通孔（TSV）形成
晶圆减薄
微凸点形成
芯片堆叠/底部填充
先进的MR-MUF技术已被SK海力士用于其16-Hi HBM3E解决方案，并搭配了两项新技术：翘曲控制和细间距互连与窄间隙填充。封装总高度增加至775微米，而芯片厚度缩减至0.9倍，间隙高度缩减至0.5倍，凸点间距缩减至0.9倍。
然而，展望未来，仍有若干关键挑战亟待解决。首先是随着带宽需求激增，HBM功耗不断增加；其次是热问题以及TSV区域问题。随着TSV数量的增长，尽管TSV间距在缩小，但占用面积仍在持续扩大。此外，每两代产品带宽近乎翻倍，这给现有工艺和封装技术带来了2.2倍的热负担。
因此，SK海力士正在探索诸如混合键合（Hybrid Bonding）等未来方法，以实现更高的堆叠层数，通过更窄的间距提供更高性能，并通过更高的导热性实现更优的热效率。
SK海力士展示，与MR-MUF工艺相比，混合键合可使核心芯片厚度增加24%，TSV间距尺寸小于18微米。而且即便堆叠层数增加，混合键合的热阻仍能降低35%。
与三星（Samsung）的HPB技术类似，SK海力士也在研发自己的局部热点缓解技术，名为I-HBM。该技术在HBM的D2D PHY区域（靠近热点位置）嵌入一个高导热且电绝缘的冷却组件，形成一条专用热通道，可额外减少超过30%的热阻。
展望未来，SK海力士计划通过将TSV数量翻倍、借助逻辑工艺集成提升I/O速度来增加带宽，同时利用最新优化的逻辑代工工艺应对功耗与供电网络（PDN）挑战，通过“遍布各处”的电源TSV大幅改善PDN。
HBM技术对更高功率密度、带宽和堆叠高度的不断追求，带来了显著的热、机械和封装挑战，这源于更厚的氧化层、更密集的TSV以及不断上升的引脚速度。
诸如MLMO、优化的微凸点、新兴的混合键合（用于改善导热性、工艺裕度和更细间距）以及I-HBM等热点解决方案，都在积极应对这些问题。然而，随着堆叠层数迈向16至20层高，以及架构向与逻辑芯片更紧密的3D集成演进，成功将需要设计、材料、客户工艺和中介层技术之间更紧密的协同优化。行业间的持续合作对于满足未来工作负载在容量和带宽方面的需求仍至关重要。
该公司还在其2.5D HBM解决方案的幻灯片中，与CoWoS-L、CoWoS-R和CoWoS-S并列展示了英特尔的EMIB封装技术。需要注意的是，有传闻称英特尔与SK海力士正洽谈在存储领域成立合资公司。
SK海力士还展示了不同先进封装技术对HBM/中介层造成的不同应力情况。最后，SK海力士正着眼于未来，考虑3D集成方案，这将使他们能够将HBM直接堆叠在加速器之上——一旦先进逻辑和先进封装技术成熟，这是所有人都想实现的目标。
