中国东方算芯（DFSX）正致力于证明，内存带宽——而非对制程微缩的无休止追求——才是释放AI工作负载成本效益的关键所在。其DF1000及即将推出的DF2000芯片便是这一理念的体现，这些芯片通常以TY64超级节点（TY64 SuperNode）的形式阵列部署，目标直指英伟达（NVIDIA）的GB200 NVL72系统。
一个由14nm制程DF2000芯片组成的DFSX TY64超级节点，将提供高达960TB/s的内存带宽，而英伟达GB200 NVL72系统仅为576TB/s。
或许有些读者尚不了解，DFSX的DF1000芯片虽采用成熟的14nm工艺制造，却搭载了一种新颖的3D近存计算架构。该架构将存储层直接堆叠在计算层之上，并通过3D晶圆级混合键合技术连接。这种键合方式融合了两层的铜通路，彻底消除了微凸块或引线，其效果相当于数千万部超快速垂直电梯，而非单一的横向高速公路。
与之相比，预计于2026年第四季度亮相、同样基于14nm节点的DF2000芯片则更进一步。它并非仅仅在计算层上堆叠一层存储，而是将多个堆叠式存储-计算塔并排放置于一个基础基板上，DFSX将这项技术命名为“3.5D无限芯片布局”。该芯片实质上用定制设计的3D动态随机存取存储器（DRAM）布局取代了基础存储层，从而大幅提升了可直接容纳于其结构内部的临时数据量。
DFSX的芯片形态如何？以下展示3D混合键合技术在提升推理速度方面的惊人效果。DF2000采用多逻辑芯粒加多层DRAM，今年即可实现1.6T互连带宽、15TB/s内存带宽以及1000T BF16算力。
基本上，DFSX试图解决AI工作负载中长期存在的难题——GPU在等待数据从内存层传输时大部分时间处于闲置状态。DFSX认为，“内存墙”——而非制程微缩——才是此处最大的瓶颈所在。
如今，我们已拥有数据来支撑这些论断。例如，每颗DF2000芯片可提供15TB/s的带宽。当以TY64超级节点格式堆叠时，总内存带宽将提升至960TB/s。相比之下，英伟达的GB200 NVL72系统所提供的总内存带宽仅为576TB/s！
当然，当查看各自的BF16算力分数时，4nm芯片与14nm芯片之间的差异便显而易见了。基于DF2000的TY64超级节点提供64 PFLOPS的BF16算力，而GB200 NVL72系统则提供360 PFLOPS。但DFSX押注其2倍的内存带宽足以弥补基于DF2000的TY超级节点在原始算力上的任何不足。随着旗舰级大语言模型（LLM）不断膨胀，主要的吞吐量限制因素早已从单芯片算力转变为系统集成度、内存容量、内存带宽、互连速度以及围绕这一切的供应链。这正是“为何FLOPS是错误的指标”多线程系列文章的开端。
总而言之，DFSX认为，对于AI工作负载而言，FLOPS并非应聚焦的正确指标，内存吞吐量才是最为关键的考量。请注意，DF3000芯片预计将提供20TB/s的内存带宽，在TY64超级节点内阵列部署时可达1,280TB/s。与此同时，英伟达的Vera Rubin NVL72系统提供的总内存带宽为1,580TB/s，仅比基于DF3000的TY64超级节点高出23%。
