在半导体前沿领域，苹果（Apple）、高通（Qualcomm）、联发科（MediaTek）和三星（Samsung）等公司在提升系统级芯片（SoC）性能以支持端侧AI方面取得了巨大进步。然而，由于封装和DRAM的限制，这些进展将继续受到制约。尽管其中一个方面已得到解决，但一份新报告指出，SK海力士正通过开发智能手机上的3D堆叠DRAM-on-logic架构来攻克第二个障碍。
SK海力士（SK hynix）正在招募工程师，以加速开发3D堆叠DRAM-on-logic架构，从而消除智能手机在端侧AI方面的限制。这种下一代存储器直接堆叠在半导体芯片之上，将成为边缘AI计算的关键组件。据ZDNet报道，SK海力士已通过其位于加利福尼亚州圣何塞的美国子公司开始招聘设计工程师，并与一家未具名客户合作，应用这项技术。这家客户很可能就是苹果，因为后者预计将成为首家在A20 Pro上弃用旧款InFO-PoP封装，转而采用更新的WMCM（Wafer-Level Multi-Chip Module，晶圆级多芯片模块）封装的公司。
3D堆叠DRAM-on-logic架构与仅仅将两颗芯片上下堆叠的PoP封装完全不同。这种下一代封装能缩短芯片间的距离，并在相同尺寸内提供更多的数据传输通道。除了降低数据传输延迟外，采用该技术的智能手机还将实现更高的能效和空间利用率。
虽然SK海力士的做法无疑是消除智能手机限制、使其真正成为端侧AI设备的突破性进展，但目前还有其他方案正在推进中。例如，高通正在为神经网络处理单元（NPU）开发3D DRAM，并与长鑫存储（CXMT）合作，旨在为中国智能手机带来端侧AI能力。
与此同时，三星正在开发低延迟宽位DRAM（LLW），这种内存模仿了HBM的集成方式，且没有温度升高的弊端，目标是在带宽上比传统的LPDDR5X DRAM提升高达150%。最后但同样重要的是，华为（Huawei）也在努力将HBM内存应用于智能手机。但鉴于HBM因其堆叠设计、高成本及低良率，目前仅适用于数据中心，因此它很可能像三星在其Exynos 2600内存上所做的那样，推出定制化解决方案。
要在智能手机上充分体验端侧AI，必须配备充足且高速的内存。遗憾的是，苹果的A19 Pro最高仅提供区区75.8GB/s的内存带宽，这清楚地表明，要开辟行业新路径，新型封装已势在必行。假设苹果是首批采用者之一，我们怀疑A20 Pro能否实现这一应用，因为iPhone 18 Pro据报已进入量产阶段。因此，或许到明年，我们才会迎来一个巨大的惊喜。
