AMD已确认，其霄龙Verano（AMD EPYC Verano）及采用3D V-Cache强化的霄龙Venice-X（AMD EPYC Venice-X）处理器将于明年发布，标志着Zen 6架构正式切入高性能计算与人工智能负载的广阔领域。
在2026年Advancing AI活动上，AMD确认其霄龙（AMD EPYC）处理器产品线明年将进一步扩充，推出更多针对人工智能与高性能计算负载优化的选项。即将于2027年亮相的两款全新芯片是霄龙Verano（AMD EPYC Verano）与霄龙Venice-X（AMD EPYC Venice-X）。
微软（Microsoft）此前已透露了霄龙Venice-X芯片的部分信息，后者将于明年部署在其Azure HXv2实例中。这些芯片将配备多达96个核心与192线程，双路平台最高可提供192个“Zen 6”核心、384线程、超过5GHz的频率，并在每个核心的可寻址缓存上实现了50%的提升。其3D V-Cache堆叠于Zen 6核心之下，以增强计算与高性能计算能力。
这些芯片将拥有惊人的1152兆字节三级缓存，并支持DDR5-8000及业界最快的MRDIMM内存，可在16个通道上实现高达12800 MT/s的速率。
Verano为智能体而生
AMD霄龙Verano处理器同样基于Zen 6核心架构，属于霄龙9006“LP”系列。这些芯片将配备多达72个核心与144线程，以及高达112 Gbps的xGMI互联速率，可为下一代人工智能机架中的Instinct MI500显卡提供数据馈送，以应对智能体类工作负载。
AMD霄龙Verano处理器将成为首款支持SOCAMM2内存的产品。SOCAMM2是一种相对较新的内存形态，目前采用LPDDR5X内存颗粒，能够在紧凑的尺寸内提供高带宽、大容量和显著更优的能效，使技术供应商能够实现最大化的内存密度。Verano“LP”处理器将采用SP8平台。
例如，美光（Micron）近期已向致力于人工智能基础设施的合作伙伴出货SOCAMM2模块。这些模块具备256GB的容量，专为大规模人工智能场景而设计。英伟达（NVIDIA）的Vera计算解决方案便集成了16个此类模块，每个模块包含四个LPDDR5X颗粒，总计64个内存封装。
与AMD类似，英伟达的下一代Vera Rubin与Vera CPX平台也采用了SOCAMM2 LPDDR5X内存。此外，LPDDR也是多个即将推出的人工智能加速器的首选内存类型，例如近期曝光的特斯拉（Tesla）A15，以及英特尔（Intel）多款面向推理优化的图形处理器解决方案。
这使得本就紧张的LPDDR内存供需局势进一步恶化，因为整体内存供应链已趋紧，且产能紧张状况未见缓解迹象。随着未来更密集的解决方案陆续推出，这不仅将影响服务器和PC市场，而且低功耗DDR内存同样是智能手机的关键组件。大量货源流向人工智能机架，可能会对整个科技行业造成进一步冲击。
