中芯国际（SMIC）以任何形式、任何方式都无法获得EUV光刻设备，这一匮乏迫使中国半导体制造商不得不借助现有DUV设备，以巧妙方式逐步改善其7nm制程工艺。而随着华为（Huawei）的麒麟9030（Kirin 9030）问世，这家代工厂已证明自己能与台积电（TSMC）“正面交锋”——果真如此吗？
深入剖析这款驱动Mate 80旗舰系列的芯片，确实能发现一些令人印象深刻的成就，例如通过更小的金属间距实现了比英特尔（Intel）18A节点更高的密度。但这并非唯一值得比较的指标。事实上，中芯国际与华为在设计麒麟9030时忽略了多项在对比中具有实际意义的属性，这让我们确信中国仍有数年的追赶之路要走。
在分析麒麟9030时，SemiAnalysis和High Yield发现其最小金属间距为32.5nm，比英特尔的18A（在Panther LakeCPU上测得36nm）紧了约10%。更令人惊讶的是，中芯国际7nm N+3的金属间距甚至比台积电的N6还要紧——后者在联发科（MediaTek）较老的Helio G99上测得40nm。
需要说明的是，N6采用了EUV技术。这表明中芯国际无需最新芯片制造工具也能成功设计出密度更高的芯片组，这无疑是中国最大半导体制造商取得进步的明证。可惜，这种“摘樱桃”式的比较到此为止，接下来我们将详述中芯国际为达到这一密度所做出的全部牺牲。
通过多重图形化（multi-patterning）、DTCO（Design Technology Co-Optimization）以及复杂集成，麒麟9030确实实现了更紧的金属间距，从而提升了面积效率。但中芯国际完全无视了，或者说被迫无视了芯片在效率和性能方面的表现。
实际上，苹果（Apple）的效率核心所提供的整数性能比麒麟9030的主核心高出约20%，而功耗仅约1W，相比之下华为SoC的功耗为4.5W。虽然中芯国际可以吹嘘其7nm N+3工艺与台积电的N6相当，但后者已是数代前的老旧工艺。麒麟9030的主核心在效率和性能上仅与2021年推出的Cortex-X2（ARM）架构持平——这一设计距今已有五年之久。
面对这种差距，麒麟9030在电压-频率曲线以及晶体管预算方面都无法与苹果和高通（Qualcomm）等公司竞争。随着首款2nmSoC将于今年晚些时候问世，这一预算差距还将进一步拉大，从而彰显台积电相对于中芯国际的绝对优势。仅依靠多重图形化与DTCO，或许只能让未来的麒麟系列在密度上超越对手，却要以牺牲功耗和性能为代价。
简而言之，中芯国际远未达到英特尔、三星（Samsung）或台积电的水平。不过，华为的LogicFolding封装技术或许蕴含着提升竞争力的关键——即便这种堆叠方法是为了恢复密度、缩短信号路径并改善性能。
