英伟达（NVIDIA）的下一代Rosa CPU预计将采用台积电（TSMC）的最新工艺技术，如2nm和带有超级供电轨道（Super Power Rail）的A16工艺。
英伟达据称已选择台积电为其制造下一代Rosa CPU，该芯片将于2029年问世。就在一天前，这款CPU的详情才被披露，而现在，关于其将采用何种工艺技术的报道开始浮出水面。
据《工商时报（Commercial Times）》报道，英伟达正考虑采用台积电的两项关键工艺技术：2nm或A16。台积电的N2P工艺已在用于生产多款芯片，如AMD的EPYC Venice、Intel的Nova Lake等。三星（Samsung）也在加速构建和优化其2nm技术，以与台积电和Intel竞争。
但对于Rosa CPU，英伟达对A16工艺技术表现出更大的兴趣，尤其是其具备背面供电功能的超级供电轨道特性。借助这项技术，纳米片晶体管将把正面区域用于信号和时钟分配，而背面区域则专门用于供电分配。
半导体业内人士推测，Rosa很可能采用台积电的2nm工艺系列制造，甚至可能集成A16的背面供电技术，从而推动对CMP工艺和耗材的需求增长。
A16上的超级供电轨道能提升逻辑密度和性能，相比N2P实现8-10%的速度提升，在相同速度下可节省15-20%的功耗，并提升10%的芯片密度。最重要的是，所有这些特性都集成在相同的布局面积内。
采用A16工艺还将推高对CMP工艺的需求，从而使台湾供应链合作伙伴如尚化（Suntech Power Semiconductor）和尚化科技（Suntech Power Technology）受益。载体的需求预计也将出现增长。
Rosa是前沿AI CPU的延续
英伟达曾表示，其Rosa CPU将采用名为“Rigel”的全新核心架构，该架构基于Arm v9.2 CPU核心。与Vera类似，Rosa将是一款用于AI处理的极速芯片，能在规模化部署中实现比其前代更强的最大单线程CPU性能。
Vera采用Olympus核心，这是经过定制设计的Armv9.2-A核心，其吞吐量是Grace的2倍，而Rosa将进一步提升单核性能优势。更令人印象深刻的是，这些性能提升将在相同的硅片面积内实现。
Grace CPU：已发货（自2023年起）；核心架构为Arm Neoverse V2（Armv9，授权）；每CPU核心数72，线程数72；基准IPC（Neoverse V2）；每核L2缓存1 MB；内存类型为LPDDR5X带ECC；内存带宽每CPU最高约480-512 GB/s，容量最高约480-512 GB；单片设计；关键互连为第一代SCF和NVLink-C2C 900 GB/s；能效重点为同等功耗下性能是领先x86的2倍；主要设计目标是为加速/HPC工作负载提供均衡的高核心数能效。
Vera CPU：生产中（2026年，用于Vera Rubin系统）；核心架构为定制英伟达 Olympus（Armv9.2，自研）；每CPU核心数88，线程数176（通过空间多线程技术）；IPC比Grace高约50%；每核L2缓存2 MB；内存类型为LPDDR5X带ECC + SOCAMM / LPDDR6；内存带宽最高1.2 TB/s，容量最高1.5 TB；单片计算芯片；关键互连为第二代SCF（3.4 TB/s总交换带宽）和NVLink-C2C最高1.8 TB/s；能效重点为高持续每核性能；主要设计目标是为智能体AI循环提供可扩展的最大单线程性能。
Rosa CPU：预计2028年（搭配Feynman GPU）；核心架构为定制英伟达 Rigel（Armv9.2，自研）；每CPU核心数和线程数待定；每核性能高于Olympus，专注极致单线程性能；每核L2缓存大于Olympus；内存类型预计为LPDDR6 / LPDDR6X；内存带宽和容量待定；设计待定（可能是单片式演进）；关键互连待定（预计进一步改进）；能效重点为极致单线程能效；主要设计目标为极致单线程性能（Vera理念的演进）。
Rosa预计将于2029年在数据中心市场推出，随后到2030年，在Rosa Feynman Spark解决方案中推出针对PC的特定变体。
