英特尔（Intel）发布了一项关于其XBM内存的新专利，该内存被提议作为HBM4的替代方案，提供更高的带宽能力。
XBM与HBM：英特尔提出的新型DRAM解决方案将速度提升至32 GT/s，同时通过UCIe链路降低成本
HBM一直是AI加速器的标准，但最近我们看到LPDDR内存被用来克服该标准带来的短缺、价格和功耗问题。
英特尔过去在DRAM方面的尝试，如HMC（Hybrid Memory Cube）和MCDRAM，都面临各种问题且从未上市，但通过XBM，英特尔正在纠正其DRAM野心，并且与ZAM（Z-Angle Memory）一起，该公司可能再次重返DRAM领域，而此刻整个内存领域正面临日益严重的短缺。
一方面，LPDDR效率更高、容量更大，但同时也存在带宽问题。高通（Qualcomm）正在通过其HBC技术解决这一问题，而英特尔已经提出了HBM的替代方案，即ZAM（Z-Angle Memory）。这些解决方案尚未进入商业化阶段，但看起来英特尔又提出了一个新的HBM级别竞争对手，即XBM。
实施例描述了一种使用后端晶体管的超高频宽存储器（在讨论中常被称为XBM或类似的下一代HBM替代方案）。存储器结构包括封装基板、可选的基底芯片以及堆叠式存储器芯片配置。堆叠中的每个存储器芯片都使用单晶体管单电容器（1T1C）后端动态随机存取存储器（DRAM）。这将晶体管移至后道工序（BEOL）金属层，从而提高了面积效率，增加了TSV密度，并显著提升了带宽，与传统前端晶体管DRAM相比具有优势。
根据英特尔提交的最新专利，XBM是一种交叉批处理内存，它通过一个以32 GT/s运行的UCIe I/O模块连接到DRAM块。目标是匹配HBM4的封装尺寸，每个XBM内存的芯片容量为0.5至5.0 GB.I/O通过基底芯片进行路由。
每个子通道由12个数据块（Datablocks）组成，在8层高的XBM解决方案中最多有96个DB，在16层高的解决方案中最多有192个DB。这些通道以2 GHz频率运行。XBM的优势之一是可以应用于多种封装选项，包括MoP（Memory-on-Package），从而在更小的外形尺寸下提供更高的带宽和容量。
每个存储器芯片使用1T1C（单晶体管单电容器）后端DRAM。晶体管制造在后道工序（BEOL）金属层中，而不是前端硅层。这极大地提高了面积效率，为TSV留出更多空间，从而实现更高的整体密度和带宽。
架构特性
交替子通道和TSV“通道”以实现高效数据路由。
双面高带宽互连（HBI）连接。
内置自测试（BIST）、冗余和修复能力（包括备用通道）。
用于高速数据汇聚的UCIe（Universal Chiplet Interconnect Express）接口。
可选基底芯片，包含测试/控制/调试逻辑，或完全分布式逻辑跨堆叠（某些变体没有基底芯片）。
根据详细信息，XBM应该匹配或超过HBM4的封装尺寸，同时通过更密集的TSV使用和后端晶体管实现更高的带宽和容量。XBM旨在克服HBM的限制（TSV面积开销、路由复杂性、功耗）。
新的存储器架构预计将通过更多并行子通道和高效堆叠支持显著更高的总带宽（报道中的推测估计表明可能有2倍提升，但专利本身并未引用确切的指标如GB/s或容量目标）。XBM应瞄准2030年及以后的商业化时间线，这与我们听到的关于ZAM的信息一致。
