芯片制造巨头英特尔（Intel）考虑为其1.4A制造技术采用正面与背面双面供电，原因是光刻过程中出现图形误差。据报道，该公司的光刻技术局限性源于其在1.4A节点上需要追赶中国台湾的台积电（TSMC）和三星电子（Samsung Electronics）的晶体管密度。通过其1.4A2工艺，该公司旨在与台积电的N2工艺和三星晶圆代工（Samsung Foundry）的SF2Z芯片制造工艺技术竞争。
更精细的电路尺寸迫使英特尔为其1.4A2制造工艺选择双面供电技术。在芯片制造中，供电通常通过背面进行，以减少电压降并提升性能。将供电线路布置在背面，即晶体管组装的区域（称为正面），便获得了额外空间，从而提高了晶体管密度和计算性能。
根据今天的报道，消息源自ET News，英特尔正考虑在其1.4芯片制造工艺技术中转向双面供电。这一转变将应用于该技术的V2版本，其驱动力来自芯片最小金属互连间距（M0）的尺寸。ET News认为，对于14A，其M0间距将为28纳米；而对于14A2，该间距将缩小至21纳米。
在半导体制造中，M0间距是两条通常负责在晶体管间传输信号的金属线中心之间的距离。更低的M0使得芯片内能够封装更多晶体管，而更先进的芯片制造技术一直依赖极紫外光刻（EUV）来制造这些电路。
据ET News的消息来源称，预计14A2制造工艺技术将带来英特尔标准的“半节点”增益，因此该公司将不得不依赖该工艺的双面供电技术。报道称，通过将1.4A2的M0降低至21纳米，英特尔旨在改善使用高数值孔径EUV（High NA EUV）光刻机的经济性，同时实现晶体管密度的提升。
然而，由于尺寸降低，该公司预计其原本为背面供电设计的硅通孔（TSV）将面临电压降问题，原因是互连线的电阻更高。因此，据报道，该公司正寻求在14A2工艺技术中依赖双面供电。
消息人士补充说，由于三星已经完善了其全环绕栅极（GAA）晶体管架构，因此在下一代技术的应用上遇到的麻烦较少。同样，台积电已在2025年和2026年稳定了其N2工艺技术系列的良率，并且到英特尔开始1.4A风险量产时，将已转向向市场出货1.4纳米产品。因此，英特尔时间紧迫，尤其是其目标是在2026年10月向客户交付14A0.9设计套件。
