一种名为SPHBM4的全新JEDEC标准旨在解决现有HBM技术的高成本与封装难题。HBM需求持续激增，但高昂成本或使JEDEC即将推出的SPHBM4成为更优选择。
当前几乎所有的AI与HPC加速器都配备了某种形式的HBM内存。顶级解决方案正在采用最新的HBM4设计，而HBM4E也已开始向顶尖芯片制造商提供样品。
但随着需求持续攀升，以及高端DRAM领域的供应短缺，HBM已成为了一个主要瓶颈。成本是一个问题，但价格飙升的直接原因是HBM所需的封装技术。随着HBM的演进，更先进的封装解决方案将成为必需品。
业界正探讨几种规避HBM这些痛点的方法，例如HBF、ZAM和3D堆叠闪存，但这些方案尚未实现商业化。与此同时，JEDEC正在提议一项新标准，以拓展HBM的应用范围。这项新标准被命名为SPHBM4。
据JEDEC于21日消息，新的HBM4标准“SPHBM4（Standard Package HBM4）”在经过DRAM内存分委会（JC-42.2）的讨论后，最终获得了董事会的批准。
SPHBM4是一项旨在保持现有HBM4性能的同时，能够使用更少的信号引脚和标准封装结构的规范。这标志着对昂贵先进封装的依赖度降低，并扩大了高性能内存的应用范围。
其思路简洁明了，目标是在保持现有HBM内存方案（如HBM4）性能的同时，使用更少的信号引脚。另一个核心是采用标准封装，这也是其名称中“SP”的由来。这将使得HBM制造商能够减少对昂贵先进封装方案的依赖。
信号引脚的减少会导致一定的性能损失，但SPHBM4通过将信号速度提升四倍，同时将信号引脚数量减少到五分之一的方式来弥补这一不足。
这使得在标准基板上也能实现HBM级别的带宽。内存与计算裸片之间的连接距离也变更为20毫米。这一增加的距离有助于改善封装内部的热管理。
一位业内人士表示：“如果说玻璃基板是实现大型封装的基础，那么SPHBM4就是一种能够在其中更经济地放置HBM级内存的标准。”他补充道：“随着SPHBM4应用的扩大，玻璃基板的价值可能会随着大型封装需求的增长而同步提升。”
一些研究分析师指出，SPHBM4以及未来的标准封装HBM方案，有潜力与玻璃基板整合。与现有基板技术相比，玻璃基板具有更高的热稳定性、平整度以及更精细的布线能力。
SPHBM4的目标是将信号速度提升至HBM4的四倍，同时将所需的信号引脚数量削减至大约五分之一。其显著特点在于，能够在标准基板上提供HBM级别的带宽。HBM4大约有2000个引脚，每个引脚速率为11Gbps……
玻璃基板预计将在未来几年成为半导体的主要焦点，目前已有大量相关工作正在进行，但尚未实现大规模生产。试产预计在未来几年内进行，真正的商业化有望在2030年左右实现。
虽然HBM需求的激增持续推动着AI和HPC领域的创新，但其高昂的成本以及对先进封装的依赖仍然是重大挑战。JEDEC新近批准的SPHBM4提供了一个及时而优雅的解决方案：通过更少的信号引脚、标准封装以及更经济的基板，提供接近HBM4的性能。
通过将信号速度提升四倍并改善热管理，SPHBM4在降低采用门槛的同时，没有牺牲有意义的带宽。随着它与新兴的玻璃基板自然结合，这项新标准有望显著扩大高性能内存的普及范围，缓解当前的供应短缺，并为未来大范围推广更具性价比的AI系统扫清道路。
