闪迪（SanDisk）正在寻求更具创新性的解决方案来应对内存限制问题，例如在芯片内堆叠NAND闪存。内存限制促使DRAM/NAND制造商追求更多创新，闪迪提出在芯片内堆叠NAND闪存的方案。
AI的迅猛崛起以及随之而来的计算需求激增，暴露出诸多瓶颈，正推动DRAM和NAND制造商采取非传统的解决路径。
过去，芯片制造商通过引入新的内存技术就能解决问题，而DRAM是其中的核心组件。但成本的上涨、开发/良率方面的挑战以及功耗的增加，使得业界开始关注其他可行的解决方案。HBM曾以稳定速度发展，但由于供应短缺，它正迅速成为新的瓶颈。
HBM还有其他缺点，例如容量较低。尽管DRAM制造商每代产品都在推出更快的速度和更大的容量，但迄今为止仍无法满足需求。此外，HBM紧邻主芯片，这也带来了互联延迟的弊端。
再看NAND，它虽然能以更低成本提供更大容量，但位置离芯片更远，数据传输速度也较慢。NAND还未能达到与DRAM（HBM）同等的速度水平。
融合DRAM与NAND的最佳特性
为了克服这一难题，NAND制造商闪迪此前已公布了其高带宽闪存（HBF，High-Bandwidth Flash）解决方案的计划。据悉，HBF将采用与HBM类似的架构层级，即垂直堆叠多层NAND闪存。每一层将通过多个硅通孔（TSV，Through Silicon Vias）连接，将所有NAND封装融合成一个单一的堆叠体。虽然目前HBM每堆叠体可提供32-64GB的容量，但HBF的容量将能扩展到4TB。
尽管这解决了容量和速度方面的担忧，但未来AI和HPC的需求还需要更多。而这正是闪迪最新专利“US 12,430,274 B2”的用武之地。该专利探讨了一种利用CMOS键合阵列（CBA，CMOS Bonded Array）技术，在主计算芯片（可能是AI加速器或GPU）下方3D堆叠NAND闪存瓦片（tile）的理念。该方案仍会在同一中介层上使用HBM DRAM，但其用途有所不同。
这可谓一石二鸟：HBM负责处理需要即时响应的内存工作，而位于内存瓦片上的NAND闪存则用于读写操作以及处理更大的数据集。NAND闪存在计算芯片与内存瓦片之间提供了更宽的连接，从而有助于降低延迟、成本和功耗。
一个处理核心包括直接集成在高带宽、高容量非易失性内存上的多核处理器。处理器例如可以是一个大型图形处理器（GPU）或人工智能（AI）处理器。非易失性内存可以包含一个CBA（CMOS键合阵列）内存瓦片，该瓦片由单个大型NAND内存瓦片与一个CMOS逻辑电路瓦片耦合而成。集成的处理器和CBA内存瓦片可以被固定在一个中介层上。该处理核心还可以包括固定在处理器和CBA内存瓦片周围一个或多个侧边中介层上的高带宽内存（HBM）半导体管芯堆叠体。
尽管这个未来蓝图向我们展示了克服内存瓶颈的潜在方法，但值得注意的是，这目前仍只是一项专利。在它成为现实之前，还有许多问题需要解决，例如功耗、制造这种集成NAND和DRAM于单一封装芯片的成本等。
该专利为这种“处理器位于NAND之上”的架构构建了一道真实且经过审查的护城河——尤其是那种难以复制的宽接口跨瓦片路由技术。然而，当今走向标准化的产品仍遵循着更简单、更贴近市场的“并排放置”的方案。最有趣的故事仍在展开：闪迪最终能否弥合其专利保护的技术与正在量产的产品之间的差距。发布的消息是头条，而这项专利才是更深的战略蓝图。
