PCI-SIG 已发布 PCIe 8.0 规范的 0.5 草案，详细说明了高达 1 TB/s 的带宽和 256 GT/s 的数据速率。
PCIe 8.0 标准将于 2028 年准备就绪，面向下一代数据中心，提供 1 TB/s 带宽。
PCIe 8.0 规范相较于现有标准实现了重大飞跃，其原始数据速率和带宽是 PCIe 5.0 的 8 倍。理论上，PCIe 8.0 通过 x16 通道配置提供 256 GT/s 的数据速率和 1 TB/s 的双向原始带宽。该标准采用 PAM4 信令技术（PAM4 signaling），并向后兼容现有的 PCIe 技术。
PCI-SIG 表示，他们正在为 PCIe 8.0 评估新的连接器技术，该标准将通过协议增强来提升带宽，同时通过其他技术来降低功耗。
新的 PCIe 标准符合 PCI-SIG 的长期路线图，该路线图计划每 3 年将 IO 带宽翻一番。以下是 PCIe 8.0 在不同通道配置下的带宽细分：
x1 — 64 GB/s
x2 — 128 GB/s
x4 — 256 GB/s
x8 — 512 GB/s
x16 — 1024 GB/s
在 x1 模式下，PCIe 8.0 将提供与 x16 模式下的 PCIe 4.0 以及 x8 模式下的 PCIe 5.0 相同的带宽。在 x2 模式下，新标准匹配了 PCIe 5.0 的完整带宽；而在 x4 模式下，则匹配了 PCIe 6.0 标准的全部能力。
PCI-SIG 技术工作组正致力于 PCI Express（PCIe）8.0 规范的制定，其草案 0.5 现已可供成员审阅——发布进度早于通常计划。这是该规范的首个官方草案，整合了自 2025 年 9 月发布草案 0.3 以来从成员处收到的所有反馈。随着此次发布，PCIe 8.0 规范仍有望在 2028 年前完成正式发布。
PCIe 8.0 规范目标包括：通过 x16 配置提供 256.0 GT/s 原始比特率和高达 1.0 TB/s 的双向带宽；评估新的连接器技术；确保延迟、前向纠错（FEC）和可靠性等目标得以实现；保持与以往各代 PCIe 技术的向后兼容性；通过协议增强提升带宽；以及通过额外技术降低功耗。
PCIe 8.0 规范的目标是为人工智能（AI）、数据中心、高速网络、边缘计算和量子计算等数据密集型市场提供所需的高带宽和低延迟。
