台积电（TSMC）的下一代A16或1.6纳米工艺技术将开启其“埃米时代（Angstrom Era）”之旅，相较于2纳米工艺，该技术提供了改进的性能与功耗表现。
在2026年VLSI研讨会上，台积电（TSMC）将展示其A16工艺节点技术。A16是台积电埃米时代节点家族的一部分，该家族包括A14以及最近宣布的A13和A12。
在VLSI提供的即将发表的论文“T1.5”预览中，台积电重申了性能与功耗方面的优势。A16的最大特点之一是加入背面供电网络（Backside Power Delivery，简称BSPDN），台积电称之为超级供电轨（Super Power Rail，SPR）。A16将采用优化的纳米片晶体管技术，该技术首次用于其N2（2纳米）工艺，后者将于今年晚些时候在AMD的EPYC Venice等芯片中部署。
英特尔（Intel）已在其18A工艺技术中采用背面供电，用于Panther Lake CPU。在性能方面，台积电A16在相同核心面积下，相较于N2P可提供8%至10%的速度提升，或者相较于N2可实现20%的功耗降低。新工艺技术还增加了高达8%至10%的逻辑密度和SRAM密度。
台积电A16技术将领先的纳米片晶体管与创新的超级供电轨（SPR）解决方案相结合，大幅提升了逻辑密度和性能。SPR通过将正面布线资源专用于信号，提高了逻辑密度和性能，同时还显著降低了IR压降，提高了供电效率。最重要的是，这种新颖的背面接触方案保留了栅极密度、布局面积和器件宽度灵活性，与传统正面供电方式相同，实现了业界首创的最佳密度和最佳性能。
与台积电的N2P工艺相比，A16在相同Vdd（正电源电压）下提供8%至10%的速度提升，在相同速度下降低15%至20%的功耗，并实现高达1.10倍的芯片密度，使其最适合具有复杂信号路径和密集供电网络的高性能计算（HPC）产品。
根据最新细节，台积电A16计划于2026年第四季度量产，但这并不意味着届时我们将看到使用该工艺的芯片。基于A16的实际产品计划在2027年至2028年左右推出。A16和A14节点将在为台积电确立下一代工艺（如A13和A12）方面发挥关键作用。
台积电 A13 1.3纳米工艺节点
台积电（TSMC） A13（1.3纳米）工艺技术是A14节点的缩小版，相较于A14可节省6%的面积。凭借A13，台积电承诺为客户提供更紧凑、更高效的设计，使其成为HPC、AI和移动应用的主力节点。除了面积缩小外，A13节点还提供与A14的完全向后兼容性。该节点将于2029年进入量产阶段，比A14（1.4纳米）晚一年。
台积电 A12 1.2纳米工艺节点
大约在同一时间，台积电还计划推出其A12（1.2纳米）节点，这是A14节点的进一步增强。A12节点利用台积电的超级供电轨技术进行背面供电，计划于2029年量产。
这些工艺技术对台积电至关重要，因为它正在提升其各个晶圆厂的生产能力，同时增加新工厂。随着这家半导体制造商持续因AI需求而面临更大的限制，为英特尔（Intel）等竞争对手填补空白打开了空间，而英特尔正通过其即将推出的先进封装技术（如EMIB）以及面向外部客户的节点（如18A-P和14A）大举进军。
