联合电子设备工程委员会（JEDEC）持续推进面向下一代数据中心的DDR5 MRDIMM内存研发，现已提供更高带宽。
MRDIMM DDR5内存旨在满足人工智能数据中心日益增长的带宽与容量需求，而联合电子设备工程委员会（JEDEC）刚刚发布了其迄今最快的内存设计方案。
两年前，首批DDR5 MRDIMM内存发布，每模块容量最高可达256 GB，速度达到8800 MT/s。如今，随着人工智能与数据中心需求持续增长，联合电子设备工程委员会（JEDEC）正推进其MRDIMM路线图，推出速度高达12,800 MT/s的更快速模块，相较于初始设计性能提升了45%。
联合电子设备工程委员会（JEDEC）今日宣布了其JC-40委员会（JC-40 Committee）和JC-45委员会（JC-45 Committee）在逻辑及DRAM模块方面取得的里程碑进展：发布了新的DDR5多路复用列数据缓冲器（MDB）标准；推动了多路复用列寄存器时钟驱动器（MRCD）标准的制定；并持续推进DDR5多路复用列DIMM（MRDIMM）Gen2路线图的工作，以实现更高带宽的DDR5 MRDIMM设计。
- 已发布：JESD82-552（DDR5MDB02）多路复用列数据缓冲器
- 即将发布：JESD82-542（DDR5MRCD02）多路复用列寄存器时钟驱动器
- 进行中：MRDIMM Gen2 模块标准接近完成
- 开发中：面向12,800 MT/s的下一代MRDIMM设计
联合电子设备工程委员会（JEDEC）已发布JESD82-552：DDR5MDB02多路复用列数据缓冲器，现已可从其官网下载。该标准定义了用于多路复用列DIMM架构的下一代数据缓冲器功能，支持模块带宽扩展时的稳健运行。
此外，JESD82-542：DDR5多路复用列寄存器时钟驱动器（DDR5MRCD02）预计将于近期发布。这一即将发布的标准旨在进一步增强DDR5 MRDIMM模块设计中的信号完整性和时序控制，与JESD82-552相辅相成。
JC-45委员会（JC-45 Committee）即将完成其MRDIMM Gen2标准，推动高性能内存模块设计，以满足下一代计算平台日益增长的带宽与系统级效率需求。
该委员会还在开发面向12,800 MT/s的第二代DDR5 MRDIMM Gen2裸卡设计，凸显了联合电子设备工程委员会（JEDEC）致力于为数据密集型应用提供更高数据速率和可扩展内存解决方案的承诺。此外，JC-45委员会（JC-45 Committee）也着眼于MRDIMM Gen3标准的开发。
