半导体工程师学会在其发布的《2026半导体技术路线图》中，展望了未来15年的硅技术发展。就在三星（Samsung）刚刚宣布推出全球首款2纳米全环绕栅极芯片组Exynos 2600之际，路线图预测，到2040年，半导体电路将进入0.2纳米时代，即埃米（A）时代。然而，从现在到未来超过十五年的时间里，要实现低于1纳米的晶圆制造，仍需取得重大进展，且面临诸多困难和障碍。
对半导体技术发展的其他预测还包括：NAND闪存堆叠层数将从321层增至2000层，以及人工智能半导体将实现每秒数十万亿次运算。
据ETNews报道，该路线图旨在“为加强长期半导体技术和产业竞争力、活跃学术研究、制定人力资源发展战略做出贡献”。半导体工程师学会提出的路线图涵盖了九项核心技术：半导体器件与工艺、人工智能半导体、光连接半导体、无线连接半导体传感器、有线连接半导体、PI M、封装以及量子计算。
目前，三星的2纳米全环绕栅极技术拥有最低的微影电流，但据报道，这家韩国巨头已规划了该制造工艺的改进版本。例如，其已完成第二代2纳米全环绕栅极节点的基本设计，并据称将在两年内应用其第三代2纳米全环绕栅极技术SF2P+。预计到2040年，0.2纳米工艺将采用新一代晶体管结构——互补场效应晶体管以及单片三维设计。
作为韩国下一代半导体制造的领导者，三星据称也已组建团队，开始研究1纳米芯片开发，并将2029年定为实现量产的目标。这些改进不仅将应用于移动片上系统，也将应用于DRAM，其存储电路将从11纳米微缩至6纳米；而高带宽内存预计将从12层堆叠、2TB/s带宽，发展到30层堆叠、128TB/s带宽。
在NAND领域，SK海力士（SK hynix）已开发出321层QLC技术，而半导体技术的进步将有望实现2000层QLC NAND。最后，当前可实现每秒10 TOPS运算的人工智能处理器，在十五年后，据报告称或将出现能够为学习任务提供每秒1000 TOPS、为推理任务提供每秒100 TOPS算力的芯片。
