AMD本周发布了一份题为“AMD Family 1Ah Model 50h-57h处理器性能监控计数器”（由InstLatX64发现）的文件，通过性能监控接口揭示了基于Zen 6架构的AMD处理器（包括面向数据中心的EPYC ‘威尼斯’处理器）的众多架构细节。事实证明，Zen 6并非Zen 5的简单演进，而是一种采用不同设计理念的全新架构。
AMD已经用非常概括性的术语谈论其基于Zen 6的处理器有一段时间了，透露其将拥有多达256个核心，并采用台积电的2纳米级工艺技术制造。本周面向软件开发者的PMC文件指出，Zen 6微架构不再是Zen 4/Zen 5的渐进式演进，而是一种刻意追求宽度、面向吞吐量的设计，配备八发射槽的调度引擎并支持同步多线程。
在这种设计中，两个硬件线程会动态争用共享的调度槽池。因此，在相同的时钟频率下，基于Zen 6的处理器单线程性能在所有情况下可能无法达到苹果九发射（或更宽）CPU的水平。然而，在某些情况下，这种架构有望实现非常高的性能。此外，该核心拥有用于未使用调度槽、后端停顿和线程选择损失的专用计数器，这证实了宽发射和SMT仲裁是AMD在Zen 6上所押注的关键因素。
Zen 6还显著扩展了AMD在向量和浮点执行方面的可见性，强调了该架构对密集数学工作负载的重视。根据PMC文档，Zen 6处理器支持全宽AVX-512执行，支持FP64、FP32、FP16和BF16数据格式，包括FMA/MAC操作以及混合FP-INT向量执行（包括VNNI类、AES和SHA操作）。此外，它提供了足够高的持续512位吞吐量，以至于需要合并性能计数器才能进行准确测量。这虽不足以证明基于Zen 6的CPU将成为AVX-512性能冠军，但确实表明Zen 6每个周期可以完成的向量工作量足以压垮传统的测量方法。
总体而言，Zen 6以性能为核心的能力表明，这是AMD首款从头开始为数据中心用例设计的微架构。哪些功能将保留在客户端产品中以及其性能表现如何，仍有待观察。但基于我们目前的观察，基于Zen 6的CPU将成为数据处理的性能猛兽。
