基于二维材料的二维晶体管已在学术界和研究实验室中展示了十多年，但这些演示均无法与大规模半导体制造兼容，因为它们依赖于小尺寸晶圆、定制研究工具和脆弱的工艺步骤。然而，本周，英特尔（Intel）与比利时微电子研究中心（imec）展示了针对二维场效应晶体管（2DFET）的关键工艺模块的300毫米晶圆就绪集成方案，这表明二维材料和二维晶体管正日益接近现实。
现代领先的逻辑工艺技术——例如英特尔的18A、三星的SF3E、台积电的N2——都依赖于环绕栅极器件。所有领先的芯片制造商也都在开发互补场效应晶体管，通过垂直堆叠晶体管来延续密度提升，超越环绕栅极晶体管所能达到的极限。互补场效应晶体管被认为是环绕栅极晶体管之后的下一步，预计将在未来十年内出现。然而，英特尔和其他芯片制造商认为，持续的微缩最终会将硅沟道推向其物理极限，在极小的尺寸下，静电控制和载流子迁移率会因此下降。为了解决这个问题，业界正越来越多地评估二维材料，这些材料可以形成仅几个原子厚的沟道，同时保持强大的电流控制能力。
英特尔与比利时微电子研究中心在集成器件制造研讨会上发表了一篇论文，详细介绍了他们在过渡金属二硫族化合物材料族方面的工作。在演示的结构中，二硫化钨和二硫化钼被用于n型晶体管，而二硒化钨则作为p型沟道材料。尽管这些化合物已被研究多年，但主要挑战在于如何将它们集成到300毫米晶圆厂工艺流程中，同时不损坏脆弱的沟道，也不依赖于无法在大规模制造环境中可靠执行的工艺步骤。
英特尔与比利时微电子研究中心展示的核心创新是一个与晶圆厂兼容的接触和栅极堆叠集成方案。英特尔生长了高质量的二维层，并用氧化铝、氧化铪和二氧化硅的多层堆叠将其覆盖。然后，通过一个精心控制的、概念上类似于传统互连制造的氧化物选择性刻蚀工艺，形成了镶嵌式的顶部接触。这一步保护了底层二维沟道的完整性，这些沟道对污染和物理损伤高度敏感。
这种镶嵌式顶部接触方法解决了二维晶体管开发中最棘手的挑战之一：使用与生产工具兼容的工艺形成低电阻、可扩展的接触。除了接触之外，英特尔与比利时微电子研究中心还展示了可制造的栅极堆叠模块，这是一个历史上阻碍二维器件实现工业集成的重大障碍。
英特尔与比利时微电子研究中心这项合作工作的重要性不在于立即实现产品化，因为基于二维材料的二维晶体管属于遥远的未来，或许在2030年代后半期甚至2040年代。这项工作的价值更多地在于降低未来将依赖二维材料的芯片的开发和最终生产的风险。通过在接近生产级别的环境中验证接触和栅极模块，英特尔代工厂使其客户和内部设计团队能够基于现实的、可扩展的工艺假设来评估二维沟道，而不是理想化的实验室环境。这种方法旨在加速器件基准测试、紧凑模型建立和早期设计探索。
目前，英特尔的策略是将二维材料视为一种未来的选项，可以在硅达到其最终极限之前就进行评估。通过与比利时微电子研究中心等合作伙伴共同开发工艺，并尽早让这些工艺面临类似晶圆厂的限制，英特尔希望提前解决与其制造相关的挑战，避免在新材料最终被需要时出现后期意外。
对于英特尔代工厂而言，此次宣布传递了两个重要信息。首先，英特尔代工厂持续进行着针对未来数年乃至数十年后所需技术的长期研究，这意味着它将为2030年代或2040年代的半导体行业提供解决方案，因此是一个可靠的制造合作伙伴。其次，英特尔表明，即使在研究阶段，新的晶体管概念也必须考虑到可制造性来开发。
