一个合作研究团队展示了一种据称是美国商业代工厂制造的首个单片三维集成电路，报告称其性能相比传统平面芯片设计有显著提升。这款原型由来自斯坦福大学、卡内基梅隆大学、宾夕法尼亚大学和麻省理工学院的工程师开发，并与SkyWater科技公司合作制造。
该芯片突破了传统的二维布局，通过一个单一的连续工艺，将存储器和逻辑电路直接堆叠在一起。研究人员没有将多个成品芯片组装到一个封装中，而是使用一种旨在不损坏底层电路的低温工艺，在同一晶圆上依次构建每个器件层，从而形成了一个密集的垂直互连网络，缩短了存储单元与计算单元之间的数据路径。
该原型是在SkyWater的200毫米生产线上制造的，采用了成熟的90纳米至130纳米工艺。堆叠结构将传统的硅基CMOS逻辑电路、电阻式随机存取存储器层和碳纳米管场效应晶体管集成在一起，所有制造均在约415°C的热预算下完成。根据团队的说法，早期硬件测试显示，在相似的延迟和占用面积下，其吞吐量相比可比的二维实现方案提升了大约四倍。
除了实测的硬件结果，研究人员还通过模拟评估了更高层数的堆叠设计。包含更多层存储器和计算单元的设计在处理人工智能风格的工作负载（包括源自Meta的LLaMA架构的模型）时，显示出高达十二倍的性能提升。该团队进一步认为，通过持续扩展垂直集成而非缩小晶体管尺寸，该架构最终可能在能量延迟积（衡量速度与效率的综合指标）上实现100倍至1000倍的改进。
虽然学术实验室此前已展示过实验性的三维芯片，但该团队强调，这项工作的不同之处在于它是在商业代工环境中而非定制的研究生产线上制造的。SkyWater参与该项目的高管表示，这项工作证明了单片三维架构可以转移到国内的制造流程中，而不仅仅局限于大学的洁净室。
SkyWater科技公司技术开发运营副总裁、该研究的合著者马克·尼尔森表示：“将前沿的学术概念转化为商业晶圆厂能够制造的东西，是一个巨大的挑战。”
该团队在12月6日至10日举行的IEEE国际电子器件会议（IEDM 2025）上展示了他们的研究成果。
