三星的研究人员发表了一份关于实验性NAND架构的详细报告，该架构旨在将该项技术最大的功耗之一削减高达96%。这项名为“用于低功耗NAND闪存的铁电晶体管”的研究由三星先进技术研究院的研究人员完成，并发表在《自然》期刊上。
它描述了一种面向未来3D NAND的铁电场效应晶体管设计，该设计结合了基于铪基的铁电材料和氧化物半导体沟道，并引入了近零通过电压操作，这构成了实现96%功耗降低的基础。在现代NAND中，每次读取或编程一个存储单元时，贯穿每个垂直串的字线堆栈都必须施加一个通过电压。
随着堆叠层数的增加，这一开销也随之增大，并且由于更高的层数，它现在占据了整个阵列总功耗的很大一部分。三星团队认为，一个具有宽存储窗口且最大阈值电压被推至零以下的铁电晶体管，可以支持多级操作，而无需电荷捕获型NAND所依赖的高通过电压来避免干扰。
他们首先在平面阵列中演示了这一点，该阵列支持每个单元最多五位操作，随后在一个模拟3D NAND结构的短四层垂直串中进行了演示。该结构中的中央栅极尺寸为25纳米，与当前的商用器件类似。该研究小组定义了一个NAND特定的能耗指标，它结合了来自字线电容和内部电荷泵的主要贡献，后者为读写操作产生所需的高电压。
通过对一个完整堆叠的这些成本进行建模，研究人员估计，与相同高度的传统电荷捕获型堆叠相比，基于铁电设计的286层器件可以将编程和读取的总能耗降低约94%。在1，024层时，由于更低的通过电压显著减少了电荷泵的工作量，能耗降低幅度超过了96%。
实验还涵盖了数据保持能力和循环耐久性限制。在平面形式下，铁电存储单元支持宽存储窗口并展示了五级编程能力，尽管在该密度下的耐久性较为有限。PLC级别的配置可维持几百次循环，而等效于QLC的使用在室温和85°C下均可接近一千次循环。作者指出，在完整的3D阵列能够达到量产标准之前，还需要对编程抑制方案和负电压生成进行进一步开发。他们还指出，氧化物沟道在高温应力下的行为仍然是后续工作的一个关键领域。
截至目前，尚无迹象表明三星计划基于此项工作发布任何产品。相反，这项研究被定位为基础性研究，它本身需要进一步发展，旨在为超越当前电荷捕获技术路线图的潜在低功耗NAND世代铺平道路。
