与三星以往的制造工艺相比，2纳米GAA工艺在性能和能效上实现了显著提升。但该公司晶圆代工业务副总裁申宗信表示，仅仅缩小制程节点只能带来微小收益，行业需要探索其他替代方案。为此，这家韩国科技巨头提出了“设计与工艺集成优化”方法，通过研究改进方案来增强先进制程节点的性能。
在首尔三成洞COEX举行的第八届半导体产学研交流研讨会上，三星电子晶圆代工业务副总裁申宗信指出，行业已转向设计与工艺集成优化方向，三星与其竞争对手台积电都设立了专门团队，同步推进设计和工艺改进。
“如今仅靠工艺微缩只能带来10-15%的性能提升。随着工艺性能改进接近极限，行业正将注意力转向设计与工艺集成优化。在7纳米制程中，约10%的整体性能提升来自设计与工艺集成优化。我们预计这一比例在3纳米及以下制程将达到50%。”
根据行业报告，在设计与工艺集成优化框架下，工程师会评估现有工艺限制，同时根据如特斯拉等客户的设计需求探索替代方案。通过优化这些流程，芯片单元布局效率得到提升，表面积得以缩减。三星已在先前代际中采用FinFET架构，并从3纳米节点开始转向全环绕栅极结构——尽管初期良率未达预期，但2纳米节点已展现出巨大潜力。
“从N节点过渡到M节点时，性能提升约15%，面积缩减同样约15%。与人工智能领域每数月性能翻倍不同，在半导体制造领域，即使1-2%的差异也至关重要。这1-2%的性能差距可能成为工艺选择的关键标准。”
除探索替代方案外，三星正利用人工智能自动创建可实现更小面积和更低功耗的新型芯片单元结构。三星电子晶圆代工部门高管表示，设计与工艺集成优化将进一步拓展至系统-工艺协同优化和系统-设计-工艺协同优化领域，持续完善这一流程。
据悉三星已完成第二代2纳米全环绕栅极工艺的基础设计，第三代SF2P+预计将在两年内投产。这家韩国晶圆代工厂可能正通过深度布局设计与工艺集成优化来开发改进版2纳米全环绕栅极工艺，这或是其推迟1.4纳米节点开发、转而优化现有工艺而非与台积电正面竞争的原因。
