英伟达（Nvidia）正敦促其内存供应商突破JEDEC官方制定的HBM4基础标准。据TrendForce报告，该公司要求为其2026年推出的Vera Rubin平台配备速率达10Gb/s/引脚的堆栈芯片，此举旨在提升单GPU带宽，以应对AMD下一代MI450 Helios系统的竞争。
若按JEDEC规定的HBM4标准8Gb/s/引脚计算，单堆栈在全新2048位接口下带宽仅接近2TB/s。提升至10Gb/s后，单堆栈带宽将增至2.56TB/s。搭配六个堆栈时，单GPU可实现15TB/s的原始带宽。英伟达专为最严苛推理工作负载设计的计算优化配置Rubin CPX，宣称在完整NVL144机架内可实现每秒1.7PB的带宽。引脚速率越高，英伟达在其他方面为实现该指标所需的余量就越小。
但实现10Gb/s的HBM4并非易事。更快的I/O速率意味着更高功耗、更严格时序以及对基础晶粒的更大压力。TrendForce指出，若成本或热功耗激增，英伟达可能按HBM等级对Rubin系列进行产品分层——即Rubin CPX采用10Gb/s芯片，标准Rubin配置则使用低速堆栈。备选方案已明确：通过错开供应商认证周期和延长验证窗口来提升良率。
SK海力士（SK hynix）仍是英伟达主要的HBM供应商，其宣称已完成HBM4开发并准备量产。该公司曾提及“超过10Gb/s”的能力，但未公布晶粒规格、功耗目标或制程细节。
相比之下，三星（Samsung）在制程迁移方面更为激进。其HBM4基础晶粒将升级至4nm FinFET逻辑级制程，旨在支持更高时钟频率和更低开关功耗。即便SK海力士出货量更大，此举仍可能使三星在高端市场占据优势。美光（Micron）已确认正在送样具备2048位接口且带宽超过2TB/s的HBM4，但未表明是否支持10Gb/s速率。
AMD的MI450虽尚未面世，但其内存规格已披露。Helios机架预计为单GPU配备最高432GB的HBM4，使AMD在原始容量上有望比肩或超越英伟达。结合CDNA 4架构升级，其正直接瞄准Rubin在推理领域的优势。
英伟达显然希望提升内存速度，但随着其对10Gb/s HBM4依赖度的加深，在容错空间缩小的当下，公司将更易受到供应商差异、良率风险及机架级功耗限制的冲击。
