英特尔（Intel）已为其名为“软件定义超级核心”（Software Defined Supercore，简称SDC）的技术申请专利。该技术可通过软件整合多个核心的算力，构建出虚拟超宽幅“超级核心”，从而在具备足够并行任务负载时提升单线程性能。若该技术按设计目标实现，英特尔未来处理器将在特定支持SDC的应用中提供更快的单线程性能。目前这仅是一项专利，未来能否落地尚属未知。
英特尔的SDC技术通过将单线程指令分割为独立区块并并行执行，使两个或多个物理CPU核心协同工作，形成单一高性能虚拟核心。每个核心运行程序的特定部分，而专用同步与数据传输指令确保维持原始程序顺序，以最小开销实现每时钟周期指令数（IPC）最大化。该方法旨在不提升时钟频率或不构建庞大单片核心的前提下提升单线程性能，从而避免增加功耗与晶体管预算。
现代x86 CPU核心每个周期可解码4至6条指令，在指令解码为微操作后每周期可执行8至9个微操作，这是此类处理器的峰值IPC性能。相比之下，苹果自研基于Arm架构的高性能核心（如Firestorm、Avalanche、Everest）每个周期可解码最多8条指令，在理想条件下每周期可执行超过10条指令。这正是苹果处理器相比同类Arm产品通常具备显著更高单线程性能及更低功耗的原因。
虽然从技术层面构建8路x86 CPU核心（即每个时钟周期可解码、发射与回收最多8条指令的超标量x86处理器）具有可行性，但由于前端瓶颈以及性能提升伴随的功耗与面积成本边际效益递减，该设计从未付诸实践。事实上，即便现代x86处理器在常规工作负载下通常也只能维持2至4的持续IPC（具体取决于软件）。因此，英特尔的SDC技术提出在适用场景中，将两个或多个4路单元配对协作，模拟大型核心的功能。
硬件层面，支持SDC系统的每个核心均包含专用硬件模块，用于管理配对核心间的同步、寄存器传输与内存排序。这些模块利用名为“虫洞地址空间”的保留内存区域来协调输入/输出数据及同步操作，确保来自不同核心的指令按正确程序顺序完成。该设计支持顺序与乱序核心，对现有执行引擎改动极小，从而实现紧凑的芯片面积设计。
软件层面，该系统通过即时编译器（JIT）、静态编译器或二进制插桩技术，将单线程程序分割为代码段并分配至不同核心。通过注入流控制、寄存器传递与同步行为的特殊指令，确保硬件保持执行完整性。操作系统支持至关重要——系统需根据运行时状态动态决定何时将线程迁移至或移出超级核心模式，以平衡性能与核心可用性。
英特尔专利未提供具体性能增益数值，但暗示在特定场景下，两个“窄幅”核心的性能有望接近“宽幅”核心水平。
