英特尔（Intel）某位董事认为，未来晶体管设计或将降低高端芯片制造中对先进光刻设备的依赖程度。当前阿斯麦（ASML）的极紫外光刻机（EUV）作为现代先进芯片制造的基石，使台积电（TSMC）等企业能够在硅晶圆上刻制极微电路成为可能。但该英特尔高管指出，包括全环绕栅极场效应晶体管（GAAFET）和互补式场效应晶体管（CFET）在内的新型晶体管设计，将更依赖于制造过程中的后光刻工序，从而削弱光刻技术在高端芯片生产中的核心地位。
蚀刻技术将在未来半导体制造中扮演更重要角色
这位未具名的英特尔董事在投资研究平台Tegus发布并经由X平台分享的讨论中表示，未来传输设计将减少对先进光刻设备的依赖，转而更侧重蚀刻技术。虽然以阿斯麦的EUV及高数值孔径（High-NA）EUV光刻机为代表的设备因出口管制问题备受关注，但芯片制造实际包含多道工序。光刻作为首道工序负责将电路设计转印至晶圆，随后通过沉积和蚀刻等工艺固化这些设计。其中沉积工艺使芯片制造商能够在晶圆上堆积材料，而蚀刻则选择性地去除材料以形成晶体管与电路图案。
新型晶体管设计改变产业格局
该董事指出，GAAFET和CFET等新型晶体管设计将降低光刻机在芯片制造中的重要性。当前EUV光刻机凭借其转印微米级电路设计的能力，在7纳米及更先进制程芯片制造中发挥着关键作用。台积电演示文稿中展示的晶体管演进路线图显示，现有主流FinFET结构晶体管底部与绝缘材料相连，并通过栅极控制内部电流。而GAAFET等新型设计将栅极全方位包裹晶体管，晶体管群呈平行排列；CFET等尖端设计更采用垂直堆叠晶体管群的方式优化晶圆空间利用率。
蚀刻工艺重要性凸显
英特尔高管解释道，由于GAAFET和CFET设计需要从各方向“包裹”栅极，精准去除晶圆多余材料变得至关重要。这种“包裹”特性要求芯片制造商进行横向材料蚀刻，因此厂商将把重点从延长晶圆在光刻机中的曝光时间来缩小特征尺寸，转向通过蚀刻工艺实现材料去除。这种制造范式转变意味着，随着芯片制造中“横向”维度重要性提升，高数值孔径EUV设备对产业的影响程度或将远低于前代EUV光刻机在7纳米时代的关键地位。该高管认为：“这种转变最终会降低对最小特征尺寸的依赖，因为我们不仅能实现平面上的高密度集成，还能通过垂直堆叠达成更高集成度。”
英特尔董事通过Tegus平台阐释了阿斯麦因GAA技术面临的困境，并指出其向CFET转型也将举步维艰。就订单前景而言，本年代末期高数值孔径设备的采用或多重曝光技术或成亮点，但显然订单走势将极具挑战。
