英特尔在电子元件技术大会（ECTC）上披露了多项芯片封装技术突破，详细阐述了数种新型封装工艺的技术优势。我们专访了英特尔院士兼基板封装技术开发副总裁拉胡尔·马内帕利（Rahul Manepalli）博士，重点解读其中三项创新技术：用于扩大封装尺寸并增强供电能力以支持HBM4/4e等新技术的EMIB-T架构、新型分体式散热器设计，以及可提升可靠性、良率并实现更精细芯片互连的新型热压键合工艺。英特尔还参与了大会其他17篇技术论文的发表。
英特尔代工服务（Intel Foundry）计划采用尖端制程技术，既生产自用芯片也为外部客户代工。现代处理器正越来越多地采用复杂异构设计，将多种计算单元与内存组件集成于单一封装，从而实现性能、成本与能效的全面提升。这类芯片设计高度依赖日趋复杂的先进封装技术，这正是异构设计的基石。随着与台积电（TSMC）等对手的竞争加剧，持续创新对英特尔至关重要。
上月在其“英特尔直连”活动首度亮相的EMIB-T技术，是在现有嵌入式多芯片互连桥接（EMIB）架构中引入硅通孔（TSV）——这种嵌入封装基板的硅桥原本负责小芯片间的通信与供电。新一代技术显著提升了封装供电效率指标并加速芯片间通信。与传统EMIB因悬臂式供电路径导致电压骤降不同，EMIB-T通过TSV桥接芯片从封装底部供电，建立低阻抗直连路径，这对HBM4/4e内存集成至关重要。
TSV技术还大幅提升了芯片间通信带宽，可支持高速HBM4/4e内存模组，并利用UCIe-A互连将数据传输速率提升至32Gb/s以上。虽然电源与信号共用接口会引入噪声，但英特尔通过在桥接芯片集成高功率MIM电容器确保了通信信号稳定性。
EMIB-T将最大封装尺寸扩展至120×180mm，支持单封装内集成38个以上桥接芯片及12个以上光罩尺寸芯片。初代EMIB实现55微米凸点间距，第二代缩小至45微米。最新论文展示的EMIB-T设计虽采用45微米间距，但指出该技术已支持“远低于”该数值的工艺，即将实现35微米间距，25微米间距方案正在研发中。该技术兼容有机基板与玻璃基板，后者是英特尔未来封装战略的关键方向。
人工智能革命推动芯片封装尺寸创纪录的同时，功耗激增带来严峻散热挑战。英特尔还公布了一种分体式散热技术，将散热器分解为平板与加强件，改善散热器与芯片表面导热材料（TIM）的耦合效果。该技术可使焊料TIM耦合空隙减少25%。展示方案包含集成微通道的散热顶盖，能直接引导液体冷却处理器，类似其直连活动演示的1000W TDP散热方案。
英特尔在服务器与消费级产品中应用的热压键合技术也迎来升级，新工艺专门针对大尺寸封装基板，有效解决键合过程中的芯片与基板翘曲问题。通过缩小键合过程中的基板与芯片温差，该技术不仅提升良率与可靠性，还支持更大规模芯片封装量产，并实现更精细的EMIB连接间距。
对志在提供全方位芯片制造解决方案的英特尔代工服务而言，构建完备且具竞争力的封装技术组合至关重要。先进封装技术允许客户将来自不同供应商的CPU、GPU、内存等芯片集成于单一封装，降低全面转向英特尔制程节点的风险。事实上，英特尔甚至为完全不采用其制程芯片的客户提供封装服务，以此拓展潜在代工客户。
芯片封装已成为英特尔外部客户的核心服务，当前客户包括亚马逊云科技（AWS）、思科（Cisco）等业界巨头，以及美国政府RAMP-C和SHIP项目。相比需要长周期准备的尖端制程芯片生产，封装业务正成为英特尔代工服务最快速的营收增长渠道。
