台积电（TSMC）短期内不会跟进高数值孔径极紫外光刻技术（High-NA EUV）的消息引发业界关注。最新消息显示，这家芯片制造巨头将在A14制程中跳过该技术，转而采用更成熟的方案。这使得台积电在高数值孔径EUV应用进度上落后于英特尔晶圆代工（Intel Foundry）等竞争对手。
我们联系台积电就高数值孔径EUV技术进展置评，该公司回应称：“台积电会审慎评估晶体管新结构和新设备等技术创新，在投入量产前全面考量技术成熟度、成本及客户收益。我们计划先引进高数值孔径EUV扫描仪用于研发，为客户构建配套基础设施及图形化解决方案以推动创新。”
在半导体技术演进过程中，台积电多年来始终扮演着先锋角色，常常引领行业风向。但根据其在技术研讨会上的表态（据Bits & Chips报道），A14制程将沿用现有的0.33数值孔径EUV技术，而非更先进的高数值孔径方案。台积电技术开发高级副总经理Kevin Zhang明确表示：“从2纳米到A14制程，我们无需采用高数值孔径技术，仍可保持相近的工艺复杂度。”
台积电作出这一决策的核心原因在于成本考量。采用高数值孔径EUV设备可能导致生产成本激增2.5倍，这将显著推高A14芯片的制造成本，进而影响消费级产品的市场推广。不过该公司强调，这并不代表完全放弃该技术——计划中的A14P制程节点仍将采用高数值孔径方案。
成本飙升的另一个关键因素在于：A14制程中单层芯片设计需要多重掩模，使用最新光刻设备反而会造成“性能过剩”。通过继续优化0.33数值孔径EUV技术并采用多重图形化工艺，台积电可在保持设计复杂度的同时避免过度投入。
值得注意的是，这一战略选择使台积电在技术导入时间线上落后主要对手。英特尔计划明年就将高数值孔径EUV应用于18A制程，而台积电的A14P制程预计要到2029年才能面世，意味着至少存在四年的技术代差。这种保守策略可能为竞争对手提供赶超机会。
