台积电（TSMC）在2025年北美技术研讨会上确认，其性能增强版N3P（第三代3纳米级）制程技术已按计划于2024年第四季度进入量产阶段。作为N3E的迭代版本，N3P在保持3纳米级IP兼容性的同时，主要针对需要更高性能的客户端与数据中心应用场景。该技术将在今年下半年被N3X制程接替。
作为N3E的光学微缩版本，N3P在保留原有设计规则与IP兼容性的前提下实现了多重能效突破。根据官方数据，N3P相比前代技术展现出显著优势：在相同漏电率条件下性能提升5%，或在相同频率下功耗降低5%-10%；对于混合了逻辑电路、SRAM和模拟模块的典型设计，晶体管密度提升4%。由于密度增益源于光学优化，这项技术特别有利于SRAM占比较大的高性能芯片设计。目前台积电已为首批客户启动N3P量产。
3纳米级高性能制程的发展路线仍在持续延伸。继N3P之后推出的N3X节点可实现相同功耗下性能再提升5%，或相同频率下功耗再降7%。其核心突破在于支持1.2V超高工作电压——这对3纳米技术而言已接近物理极限，能够为需要极限频率（Fmax）的客户端CPU等应用提供支持。但该特性需要付出显著代价：漏电功耗最高可能增加250%，芯片设计商需谨慎规划1.2V电压方案。N3X的量产计划仍按原定今年下半年推进。
台积电业务开发资深副总裁兼副运营官Kevin Zhang（张凯文）强调：“N3P已于2024年末投产。我们通过持续优化3纳米技术体系，确保客户在每个新节点都能持续获得投资回报。在产品层面，我们始终提供迭代支持以帮助客户降低适配新节点的开发成本。”
台积电延续了其标志性的“基础制程+多代优化”策略，通过N5/N5P/N4/N4P/N4C等系列的成功经验，将N3P与N3X打造为N3制程家族的自然延伸。这种策略既延长了昂贵设备的使用周期，也帮助客户最大化IP复用价值。
虽然业界高度关注采用全环绕栅极（GAA）纳米片晶体管的2纳米制程，但未来数个季度即将上市的主流消费级处理器（包括新一代iPhone/iPad/Mac芯片）仍将基于台积电N3系列制程打造。这一技术路径选择充分体现了台积电在制程演进与商业应用之间寻求最佳平衡点的战略智慧。
