台积电（TSMC）在2025年北美技术研讨会上宣布，其首款采用全环绕栅极（GAA）纳米片晶体管的N2（2纳米级）制程技术将于今年下半年进入大规模量产阶段。这一新节点将支撑明年问世的众多产品，包括AMD面向数据中心的下一代EPYC“威尼斯”（Venice）处理器，以及苹果（Apple）2025年智能手机、平板和PC芯片等各类客户端处理器。借助GAA场效应晶体管（GAAFET）与增强型供电方案，2纳米节点在提升性能与晶体管密度的同时，还能实现显著的节能效果。后续的A16与N2P制程技术也将按计划于明年投产。
N2制程：2025年下半年量产
作为台积电的全新工艺，N2将实现该公司所称的“完整节点提升”——相较N3E制程，性能提升10%-15%，功耗降低25%-30%，晶体管密度增加15%。台积电表示N2晶体管性能已接近目标，256Mb SRAM模块平均良率超90%，标志着该制程在量产爬坡阶段已趋成熟。
N2将成为台积电首个采用GAA纳米片晶体管的节点，这种360度环绕沟道的设计能提升性能并降低漏电率。其横向堆叠的纳米片结构通过优化静电控制，可在不牺牲性能与功耗的前提下缩小晶体管尺寸，实现更高密度。该工艺还创新性地在供电电路中整合了超高性能金属-绝缘体-金属（SHPMIM）电容器，其电容密度较前代超高密度设计（SHDMIM）提升逾一倍，薄层电阻（Rs）与通孔电阻（Rc）降低50%，显著优化了能效表现。
市场反响与技术演进
台积电指出，N2节点的客户采用速度远超以往，首年流片（NTO）数量已达N5同期的两倍，次年流片量更攀升至N5同期的四倍。虽然移动设备仍是N2的主要应用领域，但高效能运算（HPC）与人工智能（AI）客户正加速导入该节点，AMD“威尼斯”处理器的提前布局即印证了N2跨领域应用的吸引力。
N2P与A16：2026年下半年登场
与英特尔（Intel）18A（1.8纳米级）工艺不同，台积电N2暂不支持背面供电网络（BSPDN），但该公司强调其仍具显著优势。台积电将BSPDN技术命名为“超级电源轨”（SPR），计划通过A16制程实现。这种直接连接晶体管源极/漏极的方案虽成本高昂，但效能优于英特尔连接单元接触点的方案。
N2P作为N2的性能增强版，采用传统供电网络，性能提升5%-10%，功耗降低5%-10%。而A16本质上是具备背面供电的N2P，允许芯片设计者复用IP模块。对于无需高密度供电的客户端应用，N2P更具成本优势；A16则面向需要背面供电的高需求场景。二者均将于2026年下半年实现量产，相关产品预计2027年面市。
此外，台积电还将推出N2的终极版本N2X，通过增强耐压能力实现峰值频率，适用于追求单线程性能的高端客户端CPU与部分数据中心产品，计划2027年量产。
