在加州圣何塞举行的“英特尔晶圆代工2025峰会”上，新任首席执行官林普布·谭（Lip Bu-Tan）登台阐述了公司在代工业务的最新进展。谭宣布已就14A（1.4纳米级）工艺节点与首批客户展开合作，该技术是18A工艺的迭代版本。目前多家客户正计划流片采用增强版背面供电技术PowerDirect的14A测试芯片。谭同时透露，关键性的18A节点已进入风险试产阶段，预计今年下半年实现量产。
值得关注的是，英特尔还展示了18A-P高性能衍生版本的首批晶圆运行情况，并正在开发支持Foveros Direct 3D混合键合的18A-PT变体。这项无凸点铜-铜键合技术（通过硅通孔实现芯片堆叠）将互联间距缩小至5微米以内，显著优于其2023年设定的10微米目标。该技术使英特尔在先进封装领域与台积电（TSMC）的SoIC-X技术展开直接竞争——目前AMD X3D处理器采用的9微米间距3D V-Cache正是基于台积电方案。
在成熟制程方面，英特尔代工部门的16纳米节点已完成首次流片，并与联电（UMC）合作的12纳米节点也进入客户对接阶段，预计2027年在亚利桑那州三个晶圆厂投产，主要面向移动通信基础设施和网络应用。
半导体行业正面临地缘政治引发的供应链重构。作为美国本土唯一具备尖端制程和先进封装能力的供应商，英特尔在台积电受限于台湾地区新法规无法在美生产最先进技术的情况下占据独特优势。首席技术官纳加·钱德拉塞卡兰（Naga Chandrasekaran）与代工服务总经理凯文·奥巴克利（Kevin O’Buckley）将在活动中详解技术路线图。
技术亮点深度解析
14A工艺节点
• 行业首个采用高数值孔径极紫外光刻（High-NA EUV）的制程，较台积电计划2028年推出的A14（1.4纳米级）节点更具技术前瞻性
• 第二代PowerVia背面供电技术升级为PowerDirect，通过专用触点直接为晶体管源漏极供电，较现行方案降低电阻并提升能效
• 已向核心客户提供早期工艺设计套件（PDK），多家客户明确采用意向
18A系列创新
• 基础版本：全球首个同时集成背面供电网络（BSPDN）和全环绕栅极（RibbonFET）晶体管的技术，相较台积电N2（2纳米）节点在速度与功耗方面具有优势
• 18A-P高性能版：能效比提升5-10%，设计规则与基础版兼容
• 18A-PT堆叠版：支持小于5微米间距的芯片垂直集成，Clearwater Forest处理器将首发该技术
产业生态布局
• 扩大“英特尔代工加速器联盟”，新增Chiplet联盟与价值链联盟项目
• 与Synopsys、Cadence等EDA巨头深化合作，推动行业标准设计工具适配
• 与Amkor达成新封装合作，向代工客户开放Foveros 3D堆叠技术
战略观察
尽管为削减成本取消了20A节点量产计划，但18A节点的如期推进标志着英特尔重夺制造领先地位的关键转折。通过制程变体扩展（特别是支持3D堆叠的18A-PT）与14A节点的快速迭代，英特尔正构建完整的代工服务体系。虽然10A（1纳米级）节点细节尚未披露（预计2027年启动研发），但当前技术路线已展现出清晰的演进节奏。在先进封装领域的突破，尤其可能改变其与台积电的竞争格局。
